

**Střední průmyslová škola elektrotechnická  
Rožnov pod Radhoštěm**

**4. CELOSTÁTNÍ SEMINÁŘ**

**PERSPEKTIVY ELEKTRONIKY**

**SBORNÍK PŘEDNÁŠEK**

**Rožnov pod Radhoštěm 31. 3. 2005**



# STŘEDNÍ PRŮMYSLOVÁ ŠKOLA ELEKTROTECHNICKÁ ROŽNOV p.R.

## PROGRAM

4. celostátního semináře

### PERSPEKTIVY ELEKTRONIKY

čtvrtek 31.3. 2005

*Motto: Učme to, co od našich absolventů praxe žádá a ne to, co umíme a čemu jsme se před dvaceti lety sami naučili.*

*Vladislav Musil*

- 8.00-9.30**      **Prezentace účastníků v kinosále školy**
- 9.30-9.40**      **Uvítání hostů-zahájení**  
Ing. František Kandrnl, ředitel SPŠE Rožnov p.R.  
Mgr. Libuše Rousová, místostarostka města Rožnova p.R.  
zástupce zřizovatele- odbor školství KÚ Zlín
- 9.40-9.45      **Organizační servis**  
Ing. Bohuslav Kuřík, zástupce ředitele SPŠE Rožnov p.R.
- 9.45-10.00      Vystoupení zástupce technického nakladatelství BEN.  
Vystoupení zástupců firem dovážejících a vyrábějících elektroniku.
- Vystoupení přednášejících - dopolední blok**
- 10.00-10.30      Nové trendy polovodičových součástek  
Prof. Ing. Jan Vobecký, DrSc., ČVUT PRAHA
- 10.30-11.00      Inteligentní senzory- aplikace ve vážných systémech  
Ing. Libor Witassek, DC VISION OPAVA
- 11.00-11.30      Současné metody profesionálního návrhu plošných spojů  
Ing. Vít Záhlava, CSc., ČVUT PRAHA
- 11.30-12.00      Programovatelná logická pole a jazyky HDL  
Doc. Ing. Jaromír Kolouch, CSc., VUT BRNO
- 12.00-12.30      Mikroelektronika a nanoelektronika  
Prof. Ing. Vladislav Musil, CSc., VUT BRNO
- 12.00-13.00      Fotovoltaika a výzkumné aktivity v České republice  
Ing. Aleš Poruba, Dr., FZÚ AV ČR Praha a Solartec, s.r.o. Rožnov p.R.
- 13.00-13.30**      **Přestávka na oběd**
- 13.30-14.00      Prohlídka expozice firem, nákup knih, konzultace s vystavovateli, prohlídka laboratoří a dílen školy, pedagogická anketa
- Vystoupení přednášejících – odpolední blok**
- 14.00-14.30      Vývojové trendy v mobilní komunikaci  
Doc. Ing. Václav Žalud, CSc., ČVUT PRAHA
- 14.30-15.00      Perspektivy e-learningu  
Ing. Vlastimil Bejček, CSc., Centrum vzdělávání a poradenství VUT BRNO
- 15.00-15.30      Automatizované měřicí systémy se sběrnicemi GPIB, USB  
Doc. Ing. Jaroslav Roztočil, CSc., ČVUT PRAHA
- 15.30-16.00      Automatizované měřicí systémy a jejich programování ve vývojovém prostředí VEE  
Ing. Martin Šimůnek, ČVUT PRAHA
- 16.00-16.10**      **Zakončení semináře**  
Ing. Bohuslav Kuřík, zástupce ředitele SPŠE Rožnov p.R.



# Obsah

Vobecký, J.:	Nové trendy polovodičových součástek .....	7
Witassek, L.:	Inteligentní senzory - aplikace ve vážných systémech .....	15
Záhlava, V.:	Současné metody profesionálního návrhu plošných spojů .....	21
Kolouch, J.:	Programovatelná logická pole a jazyky HDL .....	29
Musil, V.:	Mikroelektronika a nanoelektronika .....	35
Žalud, V.:	Nejnovější vývojové trendy v mobilní komunikaci .....	44
Bejček, V.:	Perspektivy e-learningu.....	51
Roztočil, J.:	Automatizované měřicí systémy se sběrnicemi GPIB, USB .....	57
Šimůnek, M.:	Automatizované měřicí systémy a jejich programování v prostředí VEE .....	58
Biolek, Z.:	Počítačové experimenty s podporou SPICE.....	60
Poruba, A.:	Fotovoltaika a výzkumné aktivity v České republice .....	69




## Nové trendy polovodičových součástek - pohledem začátku roku 2005

Prof. Ing. Jan Vobecký, DrSc.  
Katedra mikroelektroniky, FEL - ČVUT v Praze  
Technická 2, 166 27 Praha 6, [vobecky@fel.cvut.cz](mailto:vobecky@fel.cvut.cz)

### 1. Úvod

Letos je tomu čtyřicet let, co Gordon Moore (Fairchild 1957, Intel 1968) prezentoval na základě svého několikaletého pozorování rostoucího počtu tranzistorů na čipu integrovaného obvodu předpověď dalšího vývoje slovy: „Počet tranzistorů v integrovaném obvodu se bude zdvojnásobovat v pravidelných intervalech a tak by to mohlo pokračovat až kam oko dohlédne“. Tento výrok platí s intervalem upraveným na 18 měsíců dodnes a nazývá se Mooreův zákon. V elektronice se uplatňuje v číslicových integrovaných obvodech (IO), jako jsou polovodičové paměti a mikroprocesory, jejichž výkon je odrazem hustoty integrace (Obr.1).



Obr.1: Znárodnění Mooreova zákona s využitím mikroprocesorů společnosti Intel.


Většina osobností světové vědy a průmyslu se shoduje na tom, že nejdůležitějšími technologiemi uplynulých čtyřiceti let jsou tranzistor (resp. integrovaný obvod), počítač a internet [1]. Za největší překvapení pak považují rychlost vývoje těchto technologií, která odpovídá Mooreovu zákonu, a to prakticky ve všech odvětvích souvisejících s vývojem moderních technologií. Protože tempo růstu dané Mooreovým zákonem je exponenciální funkce, je i pro odborníky zarážející, že se toto tempo dokázalo udržet celých 40 let. Vývoj nových technologií IO ukazuje, že se udrží minimálně po dobu dalších 10 let.

Dosavadní vývoj tedy ukazuje, že vše podstatné se točí kolem tranzistoru. Chceme-li probrat současné trendy vývoje polovodičových součástek, je pak tranzistor logickým předmětem další diskuse. Zvyšování výkonu integrovaných obvodů je možné dosáhnout nejen zmenšováním rozměrů tranzistoru podle obr. 1, ale také volbou materiálů s výhodnějšími

parametry pro dané podmínky. Prvně jmenovanému trendu je v literatuře tradičně věnována poměrně velká pozornost. My se dále zaměříme na druhý aspekt vývoje tranzistoru, který nabývá na stále větším významu zvláště v poslední době, kdy se s minimálními rozměry tranzistoru nezadržitelně blížíme k fyzikálnímu limitu danému rozměry atomů.

## 2. Křemík nebo germanium?

Přestože princip p-n přechodu objevil Russel Ohl v *Bell Telephone Laboratories* již v roce 1940 při studiu „zvláštních elektro-optických vlastností“ křemíku, následující objevy tranzistoru s bodovými kontakty (*Point-Contact Transistor*, Bardeen a Brattain, 1947) a tranzistoru s p-n přechody (*Junction Transistor*, Shockley, 1948) byly realizovány na germaniu. Důvodů bylo hned několik najednou. Germanium má teplotu tavení 938 °C a málo reaguje s okolím, takže čištění základního materiálu bylo snadnější. Křemík má teplotu tavení 1415 °C a je chemicky aktivnější, což vedlo k jeho snadné kontaminaci již při výrobě výchozího monokrystalu. Počáteční příklon ke germaniu podpořilo i to, že pohyblivost elektronů a děr v germaniu ( $\mu_{nmax} = 3900 \text{ cm}^2/\text{V.s}$ ,  $\mu_{pmax} = 1900 \text{ cm}^2/\text{V.s}$ ) je asi třikrát větší než v křemíku ( $\mu_{nmax} = 1450 \text{ cm}^2/\text{V.s}$ ,  $\mu_{pmax} = 450 \text{ cm}^2/\text{V.s}$ ). To je dáno tím, že poloměr atomu germania je zhruba o 4% větší než v případě křemíku. Proto jsou atomy germania o trochu dále od sebe než v křemíku a pohyblivost elektronů a děr je několikrát větší, jak ukazuje srovnání na obr.2. S tím souvisí i to, že první tranzistory na germaniu vykazovaly několikrát vyšší mezní kmitočet než křemíkové. Protože byly současně mnohem levnější a spolehlivější, bylo jejich počáteční využití výrazně větší.



Obr.2: Porovnání pohyblivosti elektronů a děr křemíku a germania za ideálních podmínek (nízká dotace příměsí, nízká intenzita elektrického pole) při pokojové teplotě. Nakreslené mřížky nejsou ve správném měřítku.

Zásadním problémem germania však byl a je omezený rozsah pracovních teplot, a to do 70 °C z důvodu malé šířky zakázaného pásu ( $W_g = 0.67 \text{ eV}$  při  $T = 300\text{K}$ ), a s tím spojený velký nárůst svodového (zbytkového) proudu při zvýšené teplotě. Tato nespolehlivost byla pro důležité zákazníky, tvořené zejména americkou armádou, do budoucna nepřijatelná. Křemík má oproti germaniu šířku zakázaného pásu téměř dvojnásobnou ( $W_g = 1.12 \text{ eV}$  při  $T = 300\text{K}$ ). A protože hodnota svodového proudu je na teplotě závislá exponenciálně, pracují křemíkové tranzistory běžně při teplotách 125 °C i vyšších. Tento zásadní rozdíl poprvé veřejně demonstroval Gordon Teal ze společnosti Texas Instruments v květnu roku 1954 tak,

že před překvapeným publikem střídavě ponořil germaniový a křemíkový tranzistor dvou zesilovačů za jejich provozu do horkého oleje [2]. Zatímco zesilovač s germaniovým tranzistorem přestal okamžitě fungovat, křemíkový pracoval bez problémů. Krátce nato firma Texas Instruments uvedla na trh několik typů křemíkového tranzistoru a získala tak na konkurenci náskok několika let. Sluší se poznamenat, že k tomuto zásadnímu výsledku přispěl mimo jiné objev difúze příměsí při vysokých teplotách pracovníky *Bell Labs* v roce 1953 a výroba křemíku firmou Du Pont, později podstatně zdokonalená samotnými výrobci polovodičů. To ale neznamená, že by křemíkový tranzistor okamžitě ovládl trh. V roce 1955 se prodalo ještě 4x tolik germaniových a křemíkových diod, využívaných zejména v diodových číslicových obvodech a usměrňovačích, než tranzistorů [3]. Dominantním materiálem bylo stále germanium, a to i v roce 1959, kdy se tento poměr již téměř vyrovnal. Tento pomalý přechod byl dán tím, že křemík zpočátku neposkytoval srovnatelnou spolehlivost a výtěžnost v masové výrobě jako germanium a křemíkový tranzistor byl zhruba o řád dražší. Co do spínací rychlosti dohnal křemíkový tranzistor germaniový až v roce 1960, a to díky zmenšení jeho rozměrů. To již u germaniového tranzistoru příliš nešlo, a to z důvodu třikrát menší tepelné vodivosti a odtud vyplývajících problémů s odvodem tepla.

Za první integrovaný obvod je považován RC oscilátor Jacka Kilbyho z firmy Texas Instruments (1958) s jedním tranzistorem a několika rezistory a kapacitory vzájemně odizolovanými pomocí MESA struktur a propojenými zlatými drátky vzduchem mimo vlastní destičku. Koncept umístění několika součástek na jednu destičku je dodnes považován za formulaci myšlenky integrovaného obvodu. Technologie jeho provedení však byla pro hromadnou výrobu nepraktická. Integrované obvody se začaly komerčně prosazovat až po realizaci technologie planárního tranzistoru (J. Hoerni, Fairchild, 1958), který inspiroval vývoj technologie planárního integrovaného obvodu (R. Noyce, Fairchild, 1959). Zásadními technologickými změnami byla náhrada MESA struktur a propojovacích drátků difundovanými vrstvami propojenými po povrchu planárními hliníkovými vrstvami s povrchovou izolační a ochrannou vrstvou  $\text{SiO}_2$ . To vše se již odehrávalo na křemíku, který se stal v průběhu 60.let hlavním polovodičovým materiálem pro výrobu integrovaných obvodů. Jejich hlavním stavebním prvkem byl přitom bipolární tranzistor podle původního návrhu W. Shockleyho (*Bipolar Junction Transistor* - BJT).

### 3. BJT nebo MOSFET?

Zatímco na začátku 60. let tvořily IO asi 1% všech používaných součástek v USA, o několik let později to bylo již desetkrát více. Základním stavebním prvkem byl bipolární tranzistor (BJT), na tehdejší poměry dost složitá a záludná součástka s malou výtěžností ve výrobě. Naproti tomu princip polem řízeného tranzistoru (*Field Effect Transistor*), který nastínil Julius Edgar Lilienfeld již v roce 1925, byl v podstatě jednoduchý. Akorát ho nikdo neuměl vyrobit. Až v roce 1960 se to podařilo v laboratořích *Bell Labs* skupině M. Atally, která se po několikaletém úsilí o stabilizaci povrchu křemíku termickým oxidem propracovala nejen k povrchové ochraně proti kontaminaci (a mezitím inspirovala J. Hoerniho k vypracování planárního tranzistoru – viz výše), ale dokázala také o několik řádů snížit hustotu povrchových stavů výchozího křemíkového substrátu. Vývoj MOSFETu (*Metal-Oxide-Semiconductor FET*) do prakticky použitelné úrovně pak po několikaletém úsilí zvládly společnosti Fairchild a RCA. Firma RCA realizovala první řadu CMOS IO (4000), ale do budoucna se poněkud ztlumila realizací státní zakázky CMOS obvodů na safírovém substrátu. Firma Fairchild zase nebrala technologii MOSFETu až tak vážně, i když v roce 1970 vyrobila paměť o kapacitě 1 kbit. Možná i proto v roce 1968 několik pracovníků firmu

Fairchild opustilo a založilo firmu Intel. Ta uvedla na trh v roce 1970 statickou paměť RAM (*Random Access Memory*) s tranzistorem NMOS o kapacitě 1kbit a rovněž dynamickou paměť RAM. Tento moment je považován za bod zlomu, protože ukázal ekonomické výhody vyšší hustoty integrace v technologii MOSFET. V rámci vývoje víceúčelového integrovaného obvodu pro kalkulačky mezitím došlo k objevu mikroprocesoru, který se tak přidal k pamětem a nasedl na vlnu Mooreova zákona podle obr.1. Zatímco do roku 1970 dominoval integrovaným obvodům bipolární tranzistor, od tohoto roku již dochází k rostoucí převaze technologie MOSFET.


#### 4. Křemík a germanium?

I v posledních letech si křemík udržuje své výsadní postavení, a to i přesto, že mezitím došlo k významnému rozvoji jeho „rychlejších“ konkurentů, jako je arsenid galia (GaAs), indium fosfid (InP) a další. Za hlavní důvod je obvykle udávána nižší výrobní cena hromadné výroby křemíkových čipů, daná možnostmi relativně levné a reprodukovatelné přípravy tenkých vrstev oxidu křemičitého na povrchu křemíku (maskování, hradlový oxid, izolační oxid, pasivace). Samozřejmě, že existují oblasti, jako je optoelektronika, v nichž se jednoznačně prosazují konkurenti křemíku. Za takovou oblast by mohla být považována i komunikační technika v oblasti radiových frekvencí, reprezentovaná např. mobilními telefony, navigačními systémy, ale také internetem, a to z důvodu permanentního tlaku na posun mezních frekvencí z jednotek GHz na desítky a v poslední době až stovky GHz. V tomto ohledu se hranice 200 GHz zdála být pro křemík již nepřekonatelná. V roce 2001 ale firma IBM prezentovala tranzistor HBT (*Heterojunction Bipolar Transistor*) s mezní frekvencí 210 GHz vyrobený v technologii SiGe (křemík - germanium). O rok později pak firma IBM informovala o dosažení mezní frekvence 350 GHz a kompatibility s technologií CMOS (*Complementary MOS*).

Princip bipolárního tranzistoru s emitorem z polovodiče s širokým zakázaným pásem oproti bázi byl patentován W. Shockleym již v roce 1948. H. Kroemer, nositel Nobelovy ceny za přínos v oblasti heteropřechodů (2000), prezentoval v roce 1957 teoretický princip HBT a jeho přednosti. Navrhnul také gradování koncentrace germania v bázi, které se používá pro zavedení přídatného elektrického pole ( $\approx 50$  kV/cm). To urychluje průlet nositelů náboje bází a zdvojnásobuje tak mezní frekvenci (gradování báze na obr.3 vpravo způsobuje pokles energetických pásů v bázi ve směru x, který prolétající elektron vidí jako narůstající potenciál). Až do sedmdesátých let však neexistovaly vhodné technologie pro výrobu HBT. První HBT tak byl připraven E. Kasperem a jeho kolegy metodou epitaxního růstu (AEG, Daimler-Chrysler) až v roce 1975. V současné době se pro tento účel používá nízkoteplotní epitaxní růst s volitelným profilem koncentrace příměsí a germania v ultratenké bázi tranzistoru.

Na obr.3 vlevo je energetický pásový diagram klasického křemíkového bipolárního tranzistoru NPN (Si-BJT). U něj přikládáme mezi bázi vodivosti P a emitor vodivosti N kladné napětí  $U_{BE}$ , abychom snížili potenciálovou bariéru na tomto p-n přechodu a došlo k injekci elektronů do báze. Báze je natolik úzká s ohledem na její dotaci, aby přes ní přešlo co nejvíce elektronů k přechodu báze-kolektor, který je závěrně polarizovaný, a proto odsává elektrony do kolektoru připojeného na kladné napájecí napětí. Protože elektrony injektované do báze rekombinují s děrami, jsou díry do báze doplňovány prostřednictvím bazového proudu. Část děr je bohužel také injektována z báze do emitoru, což je nežádoucí jev, protože snižuje proudový zesilovací činitel. Aby převažovala injekce elektronů z emitoru do báze nad

injekcí děr z báze do emitoru, je dotace báze oproti emitoru zhruba o dva řády nižší. Proudový zesilovací činitel pak nabývá hodnot v řádu stovek. Jeho hodnotu lze zvýšit omezením injekce děr z báze do emitoru.




Obr.3: Pásový diagram křemíkového bipolárního tranzistoru (BJT) a SiGe tranzistoru s heteropřechodem provozovaného v normálním aktivním režimu ( $U_{BC} < 0$ ,  $U_{BE} > 0$ ).

Na obr.3 vpravo je tranzistor NPN s heteropřechodem (SiGe-HBT). Jeho emitor a kolektor jsou z křemíku, velmi tenká báze (tloušťka v řádu desítek nm) je tvořena epitaxní vrstvou směsi křemíku a germania (SiGe). Injekce děr do emitoru je omezena díky energetické bariéře pro díry mezi bází a emitorem (obvykle 0.1 až 0.2 eV). Ta je na obr.3 vpravo naznačena dírou, která není tuto bariéru schopna překonat (energie díry roste směrem dolů, energie elektronu, jehož náboj má opačné znaménko, roste směrem nahoru). Významný nárůst proudového zesílení pak umožňuje použití velmi tenké epitaxní vrstvy báze (typicky 5 – 50 nm) s vysokou koncentrací příměsí (např. bóru). Výsledkem je pak zajištění malého sériového odporu báze, nízké průletové doby báze a vyššího Earlyho napětí (větší odolnosti proti kolísání napájecího napětí). HBT má proto oproti klasickému BJT velmi vysoký mezní kmitočet, nízké šumové číslo a velké zesílení. I když byly HBT s rekordními parametry dosaženy na InP nebo GaAs, zásadní předností SiGe je možnost integrace do výroby křemíkových integrovaných obvodů, a to v kombinaci s technologií CMOS. Výsledkem je technologie SiGe HBT BiCMOS zavedená firmou IBM pro další rozvoj monolitických IO se smíšeným analogovým a číslicovým signálem (1996). Typickou aplikací je přijímací část GPS (*Global Positioning System*) s plně digitální architekturou oproti dřívější analogové verzi [4].


Poznatky získané při vývoji výše uvedených technologií se v poslední době uplatňují i v číslicových obvodech s největší hustotou integrace, jako jsou např. mikroprocesory pro osobní počítače a servery. V nich hraje důležitou roli hodnota pohyblivosti elektronů (kanál N) a děr (kanál P), která se s klesajícími rozměry tranzistorů neustále snižuje, a to díky rostoucím hodnotám elektrického pole kolmého na pohyb elektronů kanálem. Zatímco maximální pohyblivost elektronů, dosahovaná v nízko dotovaném křemíku při pokojové teplotě a nízké intenzitě elektrického pole, je přibližně  $1450 \text{ cm}^2/\text{V}\cdot\text{s}$ , v tranzistoru NMOS s délkou kanálu 130 nm je při jeho provozu přibližně již jen  $150 \text{ cm}^2/\text{V}\cdot\text{s}$ . Jsou proto intenzivně hledány způsoby, jak pohyblivost elektronů a děr v kanálech MOSFETů zvýšit a tím zvýšit i mezní kmitočet mikroprocesorů jako takových. Jedním z kandidátů pro budoucí tranzistory s nanometrovými rozměry kanálů jsou proto tenké vrstvy germania na izolačních nebo křemíkových substrátech. Aplikace tohoto typu výsledků se ale týká poněkud vzdálenější

budoucnosti. Přesto jsme již v současnosti svědky prvního využití křemíkových tranzistorů se záměrně zvýšenou pohyblivostí elektronů a děr, a to v komerčních křemíkových mikroprocesorech. Tento princip si proto stručně popíšeme níže.

V případě tranzistorů SiGe HBT popsaných výše, je báze vytvářena přidáním atomů germania (typicky 10 až 15%). Výsledkem je např. mřížka na obr.4 vpravo, v níž jsou atomy více od sebe (rozdíl činí typ. 1%) a pohyblivost elektronů je proto větší. Výsledkem je větší průletová rychlost bází a tedy i větší mezní kmitočet tranzistoru.



Obr.4: Na obr vlevo nahradíme některé atomy Si atomy Ge a dostaneme mřížku na obr. vpravo. Jelikož jsou atomy Ge o něco větší než atomy Si, je vzdálenost atomů v SiGe o něco větší. (Není kresleno v měřítku.)




Obr.5: Na vrstvě SiGe (3.) vytvoříme epitaxní vrstvu Si (4.). Protože jsou atomy Si v zákrytu s atomy SiGe, jsou atomy Si v podélném směru o trochu více od sebe, než by tomu bylo v mřížce Si. Dostáváme tzv. „napjatý“ křemík (*Strained Silicon*) s vyšší pohyblivostí elektronů ve směru x a y a nižší ve směru z.

Pokud na mřížce SiGe vytvoříme tenkou epitaxní vrstvu křemíku (obr.5 vpravo), budou atomy křemíku kopírovat polohu atomů substrátu SiGe, a budou proto v podélném směru (x a y) dále od sebe než by tomu bylo v mřížce křemíku samotného. Na atomy Si tedy bude ve směru x a y vyvíjena síla v tahu, resp. budou v těchto směrech „napínány“. Vzniklá

vrstva napjatého křemíku (*Strained Silicon*) pak má ve směru x a y větší pohyblivost elektronů než ve standardním krystalu křemíku. Ve směru z má pohyblivost nižší. Naproti tomu pohyblivost děr ve směru x klesá a roste ve směru y a z. Příčinou těchto změn pohyblivosti  $\mu$  je změna energetické pásové struktury vrstvy Si vlivem mechanického namáhání, která způsobuje změnu efektivní hmotnosti  $m_{ef}$  elektronů nebo děr ( $\mu = e \cdot \tau / m_{ef}$ ). Tento fyzikální princip je znám již poměrně dlouho, a to díky senzorům tlaku.

Zmíněné bi-axiální plošné napínání atomů v destičce Si-SiGe lze s výhodou vyšší pohyblivosti uplatnit i v MOSFETech. Protože hlavní proud vývoje IO spočívá v technologii CMOS, je pozornost věnována především tímto směrem. To je také důvodem nedávného vzniku vývojového zaměření, označeného jako *3D Strain engineering*. Jejím smyslem je co největší současné zvětšení pohyblivosti v kanálu N i P tranzistorů v CMOS technologii, resp. lokální nastavení tlaku a tahu na jednom čipu ve vhodných směrech. Za účelem takového nastavení tažné nebo tlačné síly lze použít vedle zmíněné vrstvy SiGe také tenkých povrchových vrstev  $Si_3N_4$  (krycí izolační vrstva) nebo silicidů, tj. směsí křemíku a kovu vzniklých tepelným zpracováním, tzv. sintrováním. Zatímco na mechanické namáhání vrstev v integrovaných obvodech bylo donedávna nahlíženo jako na čistě nežádoucí jev, v poslední době jsou hledány spíše principy jeho řízeného využití. Uvedené obvody jsou toho důkazem.



Obr. 6: Průřez tranzistorů s namáhaným křemíkem (Strained Silicon) technologie CMOS s minimálním rozměrem 90 nm vyvinuté pro číslicové obvody firmou Intel.

Na obr.6 je princip uniaxiálního napínání a stlačování křemíku používaný firmou Intel v technologii číslicových integrovaných obvodů CMOS s délkou kanálu 90 nm od konce roku 2003 [5]. Oproti dnes již tradiční metodě vytvoření mechanického namáhání pro zvýšení pohyblivosti podle obr.5 je napnutí křemíku v kanálu N provedeno shora krycí vrstvou nitridu  $Si_3N_4$  a stlačení křemíku v kanálu P vrstvou SiGe ze stran. Výhodou tohoto principu je nutnost pouze malé modifikace technologického postupu. Zatímco cenový nárůst výroby je zhruba 2%, nárůst proudu MOSFETem a z něj vyplývající zvýšení maximální spínací frekvence činí údajně až 25%. Tento princip je podle firmy Intel aplikovatelný i na několik příštích generací obvodů CMOS s menším minimálním rozměrem. Dosažení obdobného výsledku bylo prezentováno i společnostmi IBM a AMD koncem roku 2004. S aplikací tohoto principu v procesorech Opteron firmy AMD (90 nm CMOS) bychom se měli údajně setkat již ve druhém čtvrtletí roku 2005.

## Závěr

Cílem uvedeného shrnutí vývoje diskretních a integrovaných tranzistorů bylo ukázat, k jakým koncepčním změnám ve využití materiálů může docházet v průběhu vývoje moderních technologií. Není tomu tak dávno, co jsme studentům na přednáškách vysvětlovali, proč se germanium v polovodičových součástkách využívá již jen u speciálních fotodiod pro

měřicí účely a u vysokofrekvenčních hrotových diod. Také si ještě pamatuji, jak nám přednášející na přednáškách o polovodičích koncem sedmdesátých let tvrdili, že „dny křemíku jsou sečteny a že ho zcela určitě již brzy nahradí GaAs.“ Nic takového se však dosud nestalo. Jak totiž praví klasik, „*Je těžké cokoliv předvídat, zejména pak budoucnost.*“ Co se týká aplikace nových materiálů, zejména v poslední době je zřejmé, že je třeba dbát velké opatrnosti při předvídání dalšího vývoje. A to se netýká jen materiálů, ale také samotné konstrukce polovodičových struktur. Nezbyvá nám tedy než jen pozorně sledovat další vývoj a správně reagovat na probíhající změny. To je ostatně i cílem semináře, na kterém je prezentován tento příspěvek.

### **Poděkování**

Tato práce vznikla s podporou výzkumného záměru MSM6840770017 MŠMT ČR.

### **Literatura:**

- [1] A. Applewhite, The View From the Top, IEEE Spectrum, Vol. 41, No.10, str.16, 2004.
- [2] M. Riordan, The Lost History of the Transistor, IEEE Spectrum, Vol. 41, No. 4, str.36, 2004.
- [3] Facets - New Perspectives On the History of Semiconductors, Edited by A. Goldstein and W. Aspray, IEEE center for the History of Electrical Engineering, Rutgers University, 1997
- [4] B. S. Meyerson, Silicon:germanium-based mixed-signal technology for optimization of wired and wireless telecommunications, IBM J. Res. Develop, Vol. 44, pp. 391 – 407, 2000.
- [5] S. E. Thompson et al, A 90-nm Logic Technology Featuring Strained-Silicon, IEEE Transactions on Electron Devices, Vol. 51, pp. 1790 – 1797, 2004.

## **Inteligentní senzory - aplikace ve vážních systémech**

Ing. Libor Witassek

Managing Partner DC VISION, s.r.o.

### **Stručná situace na trhu průmyslového vážení**

V tomto článku bych se rád věnoval specifickému trhu průmyslového vážení - tržnímu koutku „niche market“ v celé škále aplikací v oblasti měření a regulace. Článek popisuje konkrétní zkušenosti malé a střední firmy v oblasti vývoje a nasazení nových vážních technologií na evropském trhu.

V současné době prožívá tento trh bouřlivý a dynamický vývoj. Součástí tohoto vývoje je především přesun výrobních kapacit na východ, především do oblasti Číny, Thajwanu, ale i do dalších zemí. Vývojové kapacity však zatím zůstávají v Evropě. V oblasti průmyslového vážení udávají trendy vývoje největší evropští výrobci, především skupina Vishay, Hottinger, Flintec a další. V oblasti vývoje nových aplikací patří mezi největší právě Hottinger.

V průmyslové praxi se používá mnoho různých zapojení měřících obvodů, převážně jsou to však zapojení realizovaná analogovými obvody, nejčastěji s výstupní veličinou ve formě analogového proudu s rozsahem 4 až 20 mA nebo 0 až 20 mA. Tyto obvody zesilují výstupní senzorický signál, minimalizují některé chyby čidla a unifikují výstupní veličinu senzoru.

Ačkoli použití těchto snímačů je poměrně široké, vyvstává potřeba přesnějšího zpracování měřených výsledků a vzájemné komunikace mezi senzorem a okolními systémy. Taktéž konvenční průmyslové vážení používá především analogové snímače s výstupním elektrickým signálem, který je pak dále zesilován a konvertován do využitelné informace různými převodníky.

Tyto nízkourovňové elektrické signály mohou být lehce zkresleny elektromagnetickou interferencí (vysílačky, vypínače vysokého napětí atd.) a také změnou odporu kabeláže při měnění se teplotě. Systémová přesnost je proto optimalizována minimalizací vzdálenosti mezi čidlem a měřicí jednotkou, a také dalšími kompenzačními technikami.

Od roku 1970 zjišťují výrobci snímačů možnosti kombinace moderní elektroniky a základního měřicího čidla. Využití moderní elektroniky akcelerovalo vývoj alternativních „aktivních“ měřících principů, včetně teplotní a elektromagnetické kompenzace, etc. Snímače s touto technologií jsou využívány úspěšně v aplikacích s vysokou přesností nad 10.000 dílků.

Nejrozšířenějším typem snímače pro použití v elektronických vahách je tenzometrický snímač s kovovými tenzometry. Existují však také snímače založené na jiném principu než na kovovém tenzometrickém můstku. Jedná se například o indukční snímače, snímače s elektromagnetickou kompenzací používané ve velmi přesných elektronických laboratorních vahách nebo o polovodičové snímače pnutí. Jako příklad jiného druhu snímače vhodného ke konstrukci průmyslových vah můžeme uvést polovodičový snímač.

## Nové trendy

Novinkou mezi tenzometrickými snímači jsou tzv. digitální snímače. Jedná se o relativně novou technologii. Ačkoliv na akademické půdě již byla metodika vyvinuta před mnoha lety, masivní nasazení těchto snímačů lze na evropském trhu zaznamenat až od roku cca 2000.

Jsou to vlastně klasické analogové snímače doplněné o zabudovaný analogově digitální převodník, obvody vnitřní kalibrace a obvody komunikačního rozhraní RS485. Elektronické obvody jsou do těchto snímačů integrovány již ve výrobě a tudíž za naprosto optimálních podmínek v čistém prostředí a ochranné atmosféře. Tyto optimální podmínky umožňují v konkrétních aplikacích dosažení vynikajících vlastností finálního výrobku současně s minimální poruchovostí. Tyto snímače jsou vyráběny zpravidla ve vysokém průmyslovém krytí IP67 a IP68. Navenek vypadají jako klasické analogové tenzometrické snímače, mají však řadu výhod.

- (1) Digitální snímače vycházejí z výroby již předkalibrované a při výměně snímače za jiný není zpravidla nutno provádět novou recalibraci, protože jednotlivé kusy jsou co do parametrů totožné a každý snímač při nahrání stejných parametrů vykazuje stejné vlastnosti.
- (2) Další výhodou je rychlá diagnostika vadného snímače. Snímače jsou spojeny komunikačním rozhraním RS485 a vyhodnocovací digitální jednotka s nimi komunikuje v režimu MASTER – SLAVE. Malou obecnou nevýhodou je zatím cena snímačů i vyhodnocovacích digitálních jednotek.

V České republice je situace na trhu nestandardní ve srovnání se zeměmi Evropské unie. Celkem je zde více než 70 výrobců vah do průmyslu, což je pravděpodobně evropský unikát. Přesto zde není profese „technik vážných zařízení“ na žádné škole. Výsledkem této situace je, že využití digitálních snímačů je spíše řídké, neboť český zákazník je vysoce citlivý na cenu a obecně se spíše brání novinkám.

Jako příklad můžeme uvést, že digitální snímače jsou nyní o 30% dražší než klasické analogové snímače, zatímco před 3-4 lety byla cena digitálního snímače i 3 až 4 krát vyšší než analogového. Také proto se nyní začínají objevovat aplikace s digitálními snímači i na českém trhu.

Jeden z dřívějších omylů asociovaných s digitálními snímači je domněnka, že snímače nízké kvality v kombinaci s levnou elektronikou mohou vyústit v přesný měřicí přístroj. Nic nemůže být dále od pravdy. Pokud chceme dosáhnout vysokého rozlišení, každý snímač potřebuje minimálně 16-17 bitový AD převodník. Dále je důležité si uvědomit vysokou variabilitu použití snímačů v různých pracovních podmínkách. S postupem vývoje se dnes již u renomovaných výrobků stává standardem 24 bitový převodník.

Obecně digitální snímače hmotnosti se vyrábějí v mnoha alternativách, od minimální konfigurace, kde AD převodník je využit pro plně kompenzovaná data ze snímače, přes digitální formát, který je dále přeposílán skrze standardní interface, až po rozvinuté „smart“ konfigurace s využitím rozsáhlých softwarových algoritmů a přídatných hardware pro optimalizaci nelinearit, teplotních vlivů atd.

Elektronické moduly jsou montovány do snímačů, do kabelů od snímačů nebo do rozvaděčů. Kritické parametry snímačů jsou ukládány do EEPROM pamětí, které jsou součástí modulu.

Příklady digitálních tenzometrických snímačů:



Digitální snímač REVERE SCC vyráběný v rozsazích 10 až 100 tun



Digitální snímač REVERE SBC vyráběný v rozsazích 500 kg až 5 tun.

Poznámka:

Na těchto ilustračních fotografiích jsou pro názornost odkryty elektronické obvody. V praxi jsou snímače v průmyslovém krytí IP66 – IP 68 a jsou pevně uzavřeny.

**Typické uspořádání snímačů**

Většina klasických vážných systémů využívá 3 a více propojených snímačů propojených paralelně do slučovacího modulu. Každý snímač má výstupní signál v rozsahu od 1 do 3 mV/V. Kombinovaný výstup dává hodnotu každého individuálního snímače.

Typické digitální systémy se skládají z digitálních snímačů napojených na PC, PLC nebo měřicí indikátory.

V rámci systému je každý snímač identifikovatelný svou specifickou pracovní adresou. Pracovní adresa může být naprogramována uživatelem skrze jednu nebo více předdefinovaných adres alokovaných výrobcem.

Obvykle bývá adresa „0“ využita pro odpovědi od všech snímačů. Digitální vážní snímače pracují v režimu „Master/Slave“, jedno ze zařízení v síti je Master, obvykle PC nebo indikátor, ostatní pak Slave.

Většina digitálních snímačů je připojena přes standardní interface RS485 nebo RS422. Komunikace přes tyto interface probíhá pomocí protokolů, které jsou navrženy výrobcem.

Právě v oblasti komunikačních protokolů lze identifikovat velkou výzvu pro vývojové pracovníky v této oblasti. V současné době se pro komunikaci používají protokoly největších

výrobců, především pak Vishay, Hottinger, Revere nebo Precia Molen. Ačkoliv jednotky lze naprogramovat na libovolný protokol, výrobci se doposud neshodli na jednotném standardu. Pro tuto oblast také není zatím stanovena příslušná evropská nebo česká norma. Toto mimo jiné vyžaduje vyšší nároky na pracovníky ve vážním průmyslu, jelikož se jedná většinou o techniky, kteří nemají vysokoškolské vzdělání v této oblasti.

Tato nevýhoda je kompenzována samotnými možnostmi digitálních vážních systémů.

### **Shrnutí základních přínosů digitálních snímačů**

Pravděpodobně největším rozdílem mezi analogovými a digitálními snímači je fakt, že digitální snímače pracují jako samostatné měřicí přístroje. Toto nabízí řadu přínosů ve smyslu nastavení systému, kalibraci, korekcí, diagnostice a obecné kontrole nad zařízením.

Významnou výhodu digitálních snímačů pozná uživatel v případě poruchy průmyslové váhy, která je osazena digitálními snímači. V případě výpadku jednoho z digitálních snímačů pozná vyhodnocovací jednotka odchylku vadného snímače, lze tedy lehce identifikovat konkrétní vadný snímač, který se poté vymění bez potřeby nového nastavení systému. Oproti tomu analogové snímače jsou zapojeny do slučovače a je nutné složitější testování všech snímačů za účelem identifikace vadného snímače a taktéž je nutné zcela nové nastavení celého systému po jeho výměně.

Hlavní přednosti digitálního řešení váhy jsou následující:

- možnost využití komunikací s nadřazenými IS do dnešní doby u vážních systémů nedosažitelných - práce váhy přímo v síti, možnost přímého připojení na Internet nebo intranet;
- možnost provádění diagnostiky zařízení po síti (např. bez přítomnosti servisního technika nebo údržby) a to až na úroveň jednotlivých snímačů váhy;
- zobrazení hmotnosti váženého předmětu na obrazovce běžného PC (náhrada klasické V/IJ) a ukládání ověřitelného údaje na harddisk počítače (náhrada alibi tiskárny); toto platí při použití schváleného software.
- PC nepodléhá úřednímu ověřování (používá se běžné PC, při výměně PC např. z důvodu jeho morálního zastarání a náhrady novým není nutné provádět novou typovou zkoušku);
- možnost napojení až 8 vah teoreticky neomezeného použití (každá váha až s 16ti digitálními snímači) na jedno PC s jedním softwarovým vážním indikátorem;
- možnost velké vzdálenosti přenosu dat mezi snímači zatížení a vážním indikátorem a necitlivost přenosové trasy v silných elektromagnetických polích (např. ve výrobních halách, kde se vyskytují spínané procesy, vysokofrekvenční měniče apod.);
- schváleno pro úřední ověřování (obchodní vážení) - jak v ČR, tak v EU.

### **Použití SMART snímačů v konkrétních aplikacích**

Digitální vážní systémy lze využít především v těchto oblastech:

- Vážní můstky

Obecně lze dosáhnout významných úspor v rámci přímého napojení snímačů na PC nebo vyhodnocovací jednotku. Také v oblasti kalibrace lze dosáhnout úspor času a odstranění

nutnosti recalibrace v případě výměny snímače. Systém může být řízen skrze počítačový modem nebo jinou komunikační jednotku.

- Obtížně kalibrovatelné vážní systémy

Většina vysokokapacitních systémů je obtížně kalibrovatelná z důvodu nutnosti použití velké kalibrační zátěže. Digitální snímače jsou samostatnou již kalibrovanou jednotkou a tak je možné je i v těchto aplikacích automaticky nasadit při dodatečné výměně.

- Systémy s vysokou přesností, systémy vyžadující silný signál

Dávkovací váhy vyžadují velmi často vysokou přesnost, např. vážení vitamínů v krmných směsích pro zvířata. Vysoké rozlišení digitálních snímačů až do 240.000 dílků umožňuje nasazení v této oblasti.

- Systémy vyžadující trvalý monitoring

Digitální snímače nabízejí široké možnosti v oblasti diagnostiky a oproti klasickým můstkům lze rychle a včas identifikovat výpadek některého ze snímačů.

### **Nároky na lidské zdroje**

Digitální snímače jsou relativně novou technologií a jejich uplatnění na trhu stále roste. Většina výrobců nabízí sady příslušenství, jako digitální rozvaděče a vyhodnocovací jednotky včetně příslušného hardware a software. Většina aplikací využívá možnosti připojení 4 až 8 sad snímačů a interface RS232 nebo RS485. Jak již bylo zmíněno výše, není v současné době stanoven jednotný standard pro komunikační protokoly, což přináší vyšší nároky na techniky vážných zařízení, jichž je na českém trhu zoufale málo.

Z důvodu relativní novosti těchto snímačů na českém trhu se také mění potřeby pracovníků ve vážném průmyslu. Vzhledem ke vzdělanostní a věkové struktuře zkušených vážných techniků lze nyní spíše pozorovat určitý odstup od těchto technologií. Převážná většina zkušených českých techniků průmyslových vah nemá konkrétní zkušenosti s nasazením digitálních snímačů.

Také proto vznikl projekt „Weighing Academy“ – Vážní akademie, tj. modulární tréninkový program pro techniky vážných zařízení. Jedná se o projekt vedený společností Kadlec, spol. s r.o. společně s partnery z 5 evropských zemí, a to Rakouska, Německa, Řecka, Slovenska a České republiky.

Cílem tohoto projektu je vytvoření tréninkového programu v rozsahu 9 dní a e-learningové aplikace, určené pro studenty technických učilišť, škol a univerzit, dále pak pro techniky malých a středních podniků.

Projekt je spolufinancován ze zdrojů Evropské unie a z příspěvků partnerů v projektu. Bližší informace o projektu lze nalézt na [www.weighingacademy.com](http://www.weighingacademy.com)

V současné době vzniká iniciativa pro obdobný projekt, který by vytvořil partnerství na evropské úrovni za účelem dalšího vývoje aplikací v oblasti kalibrace, komunikačních protokolů a dalších aspektů digitálního vážení. Cílem projektu by mělo být vytvoření specializovaného pracoviště „Centra měření a kalibrací v průmyslovém vážení“ za účasti institucí z řady evropských zemí.

Tento nový projekt je otevřen také případným novým českým zájemcům o vstup do projektu, v rámci partnerství se připravují žádosti o financování z fondů Leonardo da Vinci a rámcového programu 6 Evropské unie. Strategickým cílem projektu je udržet vývoj digitálních technologií u nás a nikoliv v oblasti Číny, nebo jinde na východě.

S přesunem výroby vážných komponentů na východ jsme se již smířili, nyní chceme posílit vývoj, inovace v oblasti nových průmyslových aplikací a rozšířit nabídku služeb a outsourcingu s využitím levných komponent z východu.

## **Literatura**

- [1] Dado, S.: HART-protokol komunikace inteligentních senzorů. Automatizace č.9, 40 (1997)
- [2] Revere: Application info (03/2005), [www.revere.nl](http://www.revere.nl)
- [3] Kadlec, spol. s r.o.: Weighing Academy, Manuál trenéra (9/2004),
- [4] Precia Molen, katalogové listy
- [5] Hottinger, katalogové listy

## Současné metody profesionálního návrhu plošných spojů

Ing. Vít Záhlava, CSc.  
katedra mikroelektroniky, FEL ČVUT v Praze,  
Technická 2, 166 27 Praha 6 – Dejvice  
[zahlava@fel.cvut.cz](mailto:zahlava@fel.cvut.cz), [www.zahlava.cz](http://www.zahlava.cz)  
tel. +420224353940, fax 0420224310792

**Základní aspekty návrhu elektronických zařízení a jejich desek plošných spojů (DPS).  
Problematika elektromagnetické kompatibility (EMC) a související pravidla pro návrh  
DPS. Počítačový návrh elektronických projektů - využití programových produktů  
OrCAD pro výuku elektronických obvodů a návrh DPS.**

### 1. Základní aspekty návrhu elektronických zařízení a jejich DPS

Při vývoji a konstrukci elektronických zařízení a jejich DPS musí každý návrhář sledovat několik základních aspektů. Samozřejmě se předpokládá, že vyvíjené zařízení bude plně funkční, jeho provoz spolehlivý a bezpečný. Abychom byli s naším zařízením či přístrojem konkurenceschopní, musíme při návrhu zohledňovat výšku nákladů na vývoj i samotnou výrobu. Nemusím zdůrazňovat, že důležitým aspektem je i estetická stránka návrhu. V současné době je nutné při vývoji a konstrukci elektronického zařízení zohlednit navíc ještě jeden, velmi důležitý aspekt, kterým je EMC.

### 2. Problematika EMC a související pravidla pro návrh DPS

Rozvoj elektroniky, zejména mikroprocesorové techniky, radikálně mění jak koncepci a způsoby použití elektronických zařízení, tak i nároky na jejich instalaci a umístění. Přenos informací, automatické zpracování a záznam dat jsou vystaveny působení rušivých vlivů, pocházejících z rozmanitých průmyslových zdrojů rušení, jako například výkonových spínačů, stykačů, relé, motorů, měničů atd. Bezvýznamné není ani rušení elektronických zařízení navzájem. Rušivý vliv prostředí, projevující se nežádoucími vazbami, interferenčním šumem, rezonančními a přechodovými jevy, může vyvolat nejen nesprávnou funkci elektronických zařízení nebo znehodnocení přenosu a záznamu dat, ale v extrémních případech způsobit až destrukci citlivých elektronických obvodů. Proto se v současné době stává jedním z rozhodujících faktorů při návrhu elektronických zařízení právě jejich zvýšení odolnosti na jedné straně a omezení vyzařování na straně druhé, jinými slovy – zajištění elektromagnetické slučitelnosti (kompatibility) elektronických zařízení.

Problematika elektromagnetické kompatibility je součástí legislativy všech vyspělých států. V České republice je EMC legislativně řešena především zákonem 22/1997 Sb., o technických požadavcích na výrobky a navazujícími nařízeními vlády. Normami jsou potom upraveny způsoby měření a zkoušek EMC. Pro výrobce z toho vyplývá povinnost uvádět na trh pouze bezpečné výrobky, provést u nich posouzení shody a vydat prohlášení o shodě (rozumí se shoda s příslušnými předpisy pro EMC). Vývojový pracovník a návrhář potom musí navrhovat elektronická zařízení a jejich DPS v souladu s pravidly pro EMC [1], [3], [4].


#### 2.1 Základní pravidla pro návrh v souladu s EMC

Návrh v souladu s EMC musí začít již při ideovém či blokovém návrhu schématu každého zařízení. Základním požadavkem je omezení vyzařování a zvýšení odolnosti navrhovaného zařízení. Jelikož hustota vyzařovaného elektromagnetického pole závisí na velikosti proudu, kmítočtu a ploše proudové smyčky, patří mezi základní návrhová pravidla především minimalizace hodnot proudů, minimalizace ploch proudových smyček a

minimalizace kmitočtového spektra. Zvýšení odolnosti potom zajistíme především důslednou filtrací a ochranou vstupně-výstupních obvodů (I/O), přičemž z hlediska EMC považujeme za I/O i napájení.

- **Minimalizace hodnot proudů** = volba vhodných typů součástek, co nejmenší počet synchronně řízených obvodů, impedanční přizpůsobení...
- **Minimalizace ploch proudových smyček** = vhodné rozmístění součástek na DPS, správné blokování jejich napájení, vhodná konfigurace napájení a I/O kabeláže, vhodné vedení spojů, zemnění, řazení vrstev u vícevrstevných DPS, ochranné a paralelní spoje.
- **Minimalizace kmitočtového spektra** = nepoužívat zbytečně rychlé součástky (náběžné a sestupné hrany), zbytečně rychlá datová komunikace, vhodné filtrování a blokování napájení.
- **Filtrace a ochrany I/O** = ochrana před ESD a přechodovými jevy, omezení vyzařování do I/O kabeláže.

## 2.2 Nejčastější chyby při návrhu DPS




Obr.1: Typické chyby při návrhu DPS a jejich řešení [1].

Na obr.1a) až d) vidíme typické návrhářské chyby. Všechny čtyři konfigurace mají jednu chybu společnou, a tou je **příliš velká plocha proudové smyčky**. V případě oscilátoru a procesoru je nutné spoje X1 a X2 vést co nejbližěji u sebe, případně mezi nimi umístit společný vodič (GND). Napájení VCC a GND v případě obrázku 1b) je vhodné vést blízko sebe pod integrovaným obvodem, u spínaných zdrojů je nutné součástky C, L a T umístit tak blízko sebe, aby plocha proudové smyčky byla minimální. Příklad 1d) je typickou chybou nevhodně navržené konfigurace sběrnice, a to jak na plošném spoji, tak i v případě kabeláže. Vodič s nejrychlejšími změnami logických úrovní by měl bezprostředně sousedit se společným vodičem. Jelikož ovšem vyzařované kmitočtové spektrum závisí nejen na samotné frekvenci změn logických úrovní, ale i na náběžných a sestupných hranách, jsou problematické vlastně všechny vodiče. Nejlepší úpravou je proložení společných vodičů (GND) mezi každý signálový vodič, což sice téměř zdvojnásobí počet vodičů, ale taková konfigurace sníží úroveň vyzařování sběrnice až o 20 dB. Na vícevrstevném plošném spoji je možné tuto situaci vyřešit také tím, že pod všemi signálovými vodiči bude v bezprostřední sousední vrstvě rozlitá měď, která bude připojená na obou koncích sběrnice ke společnému vodiči (GND).


## 2.3 Porovnání metodik návrhu DPS

Jak již bylo řečeno, součástí vývoje elektronického zařízení je posouzení shody jeho vlastností s příslušnými technickými předpisy. Mimo jiné je nutné provést měření vyzařování rušivého elektromagnetického pole ve stíněné komoře. Porovnejme nyní tři způsoby návrhu DPS jinak funkčně a obvodově totožných elektronických zařízení právě z hlediska vyzařování.


1. **Nekvalifikovaný návrh na 2 – stranné DPS** = nejsou dodržena základní pravidla pro návrh v souladu se základními pravidly pro EMC (obr.2). Desku navrhoval nekvalifikovaný pracovník nebo byl použit běžný autorouter.
2. **Nekvalifikovaný návrh + vnitřní plochy (4 – vrstvá DPS)** = do nekvalifikovaného layoutu z předchozí DPS byly přidány navíc vnitřní vrstvy pro napájení (GND a VCC) (obr.3).
3. **Kvalifikovaný návrh na 2 – stranné DPS** = použita základní pravidla pro návrh v souladu se základními pravidly pro EMCs (obr.4). Desku navrhoval kvalifikovaný pracovník.



Obr.2: Nekvalifikovaný návrh na 2 - stranné DPS.



Obr.3: Nekvalifikovaný návrh + vnitřní plochy (4 - vrstvá DPS).



Obr.4: Kvalifikovaný návrh na 2 - stranné DPS.


Z naměřených grafů vyplývá, že nekvalifikovaný dvoustranný návrh z *obr.2* je z hlediska maximálního přípustného vyzařování nevyhovující pro obytné i pro průmyslové prostředí. Takové zařízení není možné uvést na trh. Návrh jeho DPS je nutné opravit.

Jednou z možností je layout nekvalifikovaného návrhu ponechat a doplnit jej dalšími vrstvami pouze pro napájení (VCC a GND). Tyto vrstvy (plochy) sníží impedanci napájení a významně minimalizují plochy proudových smyček signálových spojů. Výsledkem bude snížení vyzařování až o 25dB (*obr.3*). Takto opravené zařízení je možné uvést na trh, ovšem za cenu zhruba dvojnásobných nákladů na výrobu DPS, což není vhodné pro sériovou výrobu.


Druhou možností je od základu přepracovat layout dvoustranné desky tak, aby pokud možno z jedné strany byla rozlita měděná plocha GND a aby cesty signálových spojů byly navrženy s maximální pečlivostí v souladu s pravidly pro EMC. Výsledkem bude snížené vyzařování až o 20dB (*obr.4*). Zařízení je opět možné uvést na trh. Nevýhodou jsou ovšem vysoké časové a finanční nároky na vývoj (návrh DPS), což není vhodné pro malosériovou výrobu.

### 3. Počítačový návrh elektronických projektů produkty OrCAD

Využití výpočetní techniky při návrhu desek plošných spojů poskytuje návrháři velmi mocné nástroje. Nejde jen o vlastní grafické rozhraní pro nakreslení schématu a návrh plošného spoje. Návrhové systémy pro elektroniku obsahují mnoho vstupů a výstupů, které usnadňují nejen vlastní návrh, ale i jeho další zpracování jak do podoby formální projektové dokumentace, tak do elektronické formy technologických dat, potřebných pro výrobu. Programový balík *OrCAD* má filozofii návrhu schématu, desek plošných spojů a obvodových simulací založenou na samostatných produktech, přičemž programy mezi sebou komunikují v reálném čase (*obr.5*).



*Obr.5: Princip elektronického návrhu systémem OrCAD.*



Obr.6: Návrh schématu programem OrCAD -Capture.


### 3.1 OrCAD Capture - návrh elektronických schémat

Pro návrh elektronického schématu jsou k dispozici produkty *Capture* a *Capture CIS*. Program *Capture* je vlastní grafický editor schématu, *Capture CIS* (Component Information System) je systém správy součástek zaintegrovaný do *Capture*. Schematický návrh pomocí programu *Capture* nebo *Capture CIS* můžeme rozčlenit do několika fází:

- **Fáze návrhu schématu** – nejdříve je třeba navrhnout a nakreslit vlastní zapojení elektronického obvodu. Program umožňuje též práci s knihovnami schematických značek resp. databází součástek,
- **Fáze simulací** – kdykoliv během schematického návrhu je možné provádět simulace dílčích obvodů programem *PSpice*, který se spouští z menu integrovaného v *Capture*.
- **Fáze přípravy pro návrh desky plošných spojů** – ve výkonném tabulkovém procesoru je možné nastavit některé parametry a vlastnosti součástek a spojů, které se přenesou do návrhu desky plošného spoje. Pro přechod mezi schématem a deskou plošného spoje se používá *netlist*. Pro zpětný přenos dat z DPS do schématu potom slouží soubor zpětné anotace.
- **Fáze výstupů** – tisk na tiskárně, generování materiálové rozpisky a celé řady souborů dat různých formátů, umožňující další zpracování schématu.

### 3.2 PSpice A/D – simulace elektronických obvodů

*PSpice A/D* je univerzální nástroj pro analýzu elektronických obvodů. Vypočítává napětí všech uzlů a proudy vývodů všech prvků analogové části simulovaného obvodu a logické stavy uzlů v číslicové části obvodu. Standardně program umožňuje provádět stejnosměrnou analýzu a analýzy obvodů v kmitočtové i časové oblasti. Přístup do simulátoru je možný přímo z programu *Capture*. Simulování díky tomu můžeme přirovnat k měřicímu pracovišti, na kterém ověřujeme vlastnosti obvodu, který nás zajímá.




Obr.7: Prostředí Capture + PSpice A/D

V programu *Capture* navrhne schéma, vytvoříme simulační profil, do vhodných uzlů umístíme měřicí sondy a spustíme vlastní výpočty. Ty se provádějí v programu *PSpice A/D*, který se z programu *Capture* otevře automaticky spuštěním výpočtů. Po ukončení výpočtů *PSpice A/D* zobrazí v grafickém okně požadované průběhy. Kdykoliv je možné vrátit se v *Capture* do schématu, přidat či ubrat některé sondy a *PSpice A/D* v reálném čase zobrazí odpovídající průběhy (obr.7). Takto vytvořená schémata se posléze dají přímo použít pro návrh desek plošných spojů.

Velkým přínosem je používání *PSpice A/D* při výuce. Počítačové simulace nám umožňují do hloubky si „osahat“ vlastnosti různých elektronických obvodů a součástek. Program může částečně nahradit nebo spíše efektivně doplnit laboratorní cvičení.

### 3.3 OrCAD Layout – návrh DPS

Pro návrh DPS je k dispozici produkt *OrCAD Layout*, který umožňuje vlastní návrh DPS, práci s knihovnami pouzder součástek a výstupy pro výrobu a osazování DPS. V rámci programového balíku *OrCAD Layout* je k dispozici přímý vstup do autorouteru *SPECCTRA* a dále programy *GerbTool* pro předvýrobní zpracování dat, mechanický 2D editor *IntelliCAD* a převaděče pro import a export návrhů DPS mezi jinými návrhovými systémy.




Obr.8: Prostředí Layoutu.

Autorouter *SPECCTRA for OrCAD* je špičkový nástroj pro automatický, autointeraktivní i manuální návrh desek plošných spojů. Jeho činnost je možné řídit pomocí dávkových souborů.

Součástí produktu *OrCAD Layout* je program pro předvýrobní zpracování dat – *GerbTool* společnosti WISE. Tento program slouží nejen jako prohlížeč gerberovských souborů. Jedná se o plnohodnotný nástroj CAM umožňující zobrazovat, editovat, rozšiřovat a ověřovat soubory Gerber a data pro souřadnicové vrtání. Vstupními soubory do programu *GerbTool* jsou gerberovská data pro jednotlivé vrstvy a dále data pro souřadnicové vrtání ve formátech, přímo generovaných *Layoutem*. Výstupními soubory jsou opět gerberovská data a soubory souřadnicového vrtání. Oproti vstupním datům mohou být výstupní soubory patřičně upravené. Zároveň je možné nastavit celou řadu jiných výstupních formátů dle požadavků výrobce DPS

*IntelliCAD* je kompletní 2D program pro kreslení mechanických, tedy strojírenských výkresů. Jeho vstupy a výstupy jsou soubory ve formátu .DXF a .DWG. Umožňuje trojrozměrné (3D) zobrazení – drátový model nakreslených objektů (obr.9). S *Layoutem* si obousměrně předává data ve formátu DXF.



Obr.9: IntelliCAD – 3D zobrazení DPS

## Závěr

Z výše uvedeného vyplývá, že vývoj elektronických zařízení a jejich DPS je náročná a odpovědná práce, kterou mohou vykonávat pouze pracovníci s komplexními znalostmi v oblastech technologie výroby DPS, jejich osazování, elektroniky, elektromagnetického pole. Pro efektivní práci jim k tomu mohou dopomoci výkonné softwarové produkty. Naším společným cílem je vychovávat osobnosti, které dovedou znalosti z výše uvedených témat skloubit a prakticky využít.

## Poděkování

Tato práce vznikla s podporou výzkumného záměru MSM6840770017 MŠMT ČR.

## Literatura

- [1] Záhlava, V.: Metodika návrhu plošných spojů. Vydavatelství ČVUT, Praha 2002.
- [2] Záhlava, V.: OrCAD 10. Grada Publishing, Praha 2004.
- [3] Montrose, M.I.: Printed Circuit Board Design Techniques for EMC Compliance. IEEE Press, New York 1996.
- [4] Mardiguan, M.: Controlling Radiated Emissions by Design. Van Nostrand Reinhold, New York 1992.

## Programovatelná logická pole a jazyky HDL

Doc. Ing. Jaromír Kolouch, CSc.

Ústav radioelektroniky FEKT VUT v Brně, Purkyňova 118, [kolouch@feec.vutbr.cz](mailto:kolouch@feec.vutbr.cz)

*Přednáška má přinést informaci o současném stavu v konstrukci číslicových systémů s využitím programovatelných logických polí (PLD, FPGA) a o jazycích HDL (zejména ABEL a VHDL) používaných jako vstupní prostředek k počítačovým návrhovým systémům. Podrobněji je pojednáno o jazyku VHDL a jsou uvedeny příklady popisu subsystémů v tomto jazyku.*

Nejběžnější dělení programovatelných obvodů v současné době je na obvody PLD (Programmable Logic Devices) a FPGA (Field Programmable Gate Arrays). Obvody PLD se dále dělí na obvody SPLD (Simple PLD) – dnes to jsou zejména obvody GAL16V8, GAL20V8 a GAL22V10 a jsou charakteristické tím, že obsahují jedno programovatelné pole, a obvody CPLD (Complex PLD – mnoho výrobců i různých typů) se strukturou odpovídající několika obvodům SPLD na společném čipu.

Obvody PLD jsou založeny na vyjadřování kombinačních logických funkcí ve tvaru součtu součinů (Sum Of Products – SOP), podobně jako známější paměti PROM. Na rozdíl od těchto pamětí, které mají pevně zapojenou součinnou část a programovatelné součtové pole, je u obvodů PLD programovatelné součinnové pole a pevná součtová část (struktura PAL) nebo jsou programovatelné obě části (struktura PLA). Vyjádření logických funkcí ve tvaru SOP patří k základním znalostem v číslicové technice, takže princip implementace logických funkcí do obvodů PLD je vcelku snadno pochopitelný. V nejjednodušším případě odpovídá každé realizované logické funkci v obvodu PLD jedna makrobunčka, takže počet makrobuněk obsažených v těchto obvodech dává představu o tom, jak složité zapojení se do nich "vejde". U jednodušších aplikací není obtížné sestavit potřebný obraz konfigurace programovatelného pole ručně, i když se k tomu v praxi používají návrhové systémy. Obvody SPLD obsahují 8 až 10 makrobuněk, obvody CPLD jich obsahují až několik stovek. Obvody PLD se v současnosti vyrábějí s rozsahem až do zhruba 10 000 ekvivalentních hradel (pro GAL16V8 se udává ekvivalent 300 hradel).

Obvody FPGA obsahují pole malých programovatelných buněk, které se pro vytvoření logické funkce musí vhodně propojit. Úloha najít optimální propojení je zde mnohem složitější než u obvodů PLD a pro běžného uživatele to obvykle znamená spolehnout se na funkci návrhového systému, který toto propojení vytvoří automaticky. Rozsah logiky v obvodech FPGA se pohybuje o dva až o tři řády výše než u obvodů PLD (miliony i více ekvivalentních hradel).

Návrhové systémy jsou v současnosti nezbytným nástrojem pro práci s programovatelnými obvody. Vstupní údaje (popis vyvíjené konstrukce) je nutné zapsat ve formě, kterou je systém schopen převést na model této konstrukce. Ten je pak možno zpracovávat simulátorem k ověření jeho správnosti, časových parametrů a podobně, a dále jej syntetizérem a implementačním programem vložit (implementovat) do cílového programovatelného obvodu.

Zápis vstupních údajů bývá nejčastěji textový – pomocí jazyků HDL (Hardware Description Language) nebo grafický – editory schémat, stavových diagramů a podobně. Grafické systémy vstupu bývají obvykle nepřenositelné na jiný systém než je ten, v němž byl popis vytvořen. Z tohoto hlediska jsou výhodnější systémy textového vstupu, které jsou ve výrazně větší míře standardizovány. K nejnámějším jazykům HDL patří jazyk ABEL a jazyk VHDL. Jazyk ABEL je poměrně jednoduchý a jeho syntaxe vychází ze struktury obvodů PLD,

pro něž je určen. Jazyk VHDL má výrazně vyšší stupeň abstrakce (a také složitosti), což dovoluje i syntézu zaměřenou na obvody FPGA.

### **Základní poznatky o jazyku VHDL a o jeho syntaxi:**

- \* Jazyk VHDL je uznaným standardem a dnes se prakticky nesetkáme s návrhovým systémem, který by tento jazyk nepodporoval.
- \* Konstrukce popsané v tomto jazyku je možno přenášet z jednoho návrhového systému na jiný (někdy po určitých nevelkých úpravách) a mohou být zpracovávány simulátorem.
- \* Návrhové systémy dovolují zvolit typ cílového obvodu, do něhož bude konstrukce implementována, až po základním zpracování popisu (simulaci a syntéze), případně tento typ změnit, pokud se ukáže, že původní typ nebyl zvolen optimálně.

#### *Nejdůležitější syntaktická pravidla jazyka VHDL:*

Popis konstrukce v jazyku VHDL se skládá ze dvou základních částí:

- \* z deklarace entity, kde jsou definovány brány (vstupy a výstupy signálů),
- \* z popisu architektury, který definuje vztah mezi vstupními a výstupními signály.

K deklaraci entity obvykle patří příslušný popis architektury. Někdy však může být účelné sestavit těchto popisů pro jednu entitu i více a simulací nebo statickou časovou analýzou je pak možno například srovnat chování několika variant popisu architektury a vybrat pro implementaci tu, která je nejvýhodnější.

Před zápisem deklarace entity se obvykle uvádějí odkazy na knihovny a v nich na slohy (packages), ve kterých jsou definovány některé dále použité objekty nebo jejich vlastnosti (nejčastěji typy signálů a proměnných).

V jazyku VHDL rozlišujeme vyhrazená (klíčová) slova, kterým je definicí jazyka přiřazen určitý význam, a uživatelské identifikátory, kterými si uživatel označuje objekty (signály, proměnné a podobně). Existuje ještě jeden druh vyhrazených slov, která jsou definována dodatečnými standardy nebo výrobci (autory) návrhových systémů, která nejsou definována přímo standardem jazyka, a uživatel by je mohl změnit nebo užívat jinak než podle této dodatečné definice. To se však nedoporučuje, protože by to obvykle vedlo ke ztrátě některých vlastností návrhového systému.

Jazyk VHDL je necitlivý na malá a velká písmena (s několika málo výjimkami, které zde nebudou podstatné). Pro přehlednost budeme klíčová slova definovaná standardem jazyka zapisovat velkými písmeny, vyhrazená slova definovaná dodatečnými standardy písmeny malými a uživatelské identifikátory budeme značit smíšeně tak, že počáteční písmena budou velká (i u dílčích slov, z nichž může být identifikátor složen) a zbývající malá; jednopísmenové uživatelské symboly budou psány malými písmeny. Pro identifikátory můžeme používat písmena, číslice a podtržítka (to nesmí být posledním znakem a nesmí být v identifikátoru zřetězeno), první znak identifikátoru musí být písmeno. Příkazy se ukončují středníkem.

Jako příklad uvedeme popis modelu čtyřbitového komparátoru:

```
LIBRARY ieee; -- odkaz na knihovnu -- 1
USE ieee.std_logic_1164.ALL; -- odkaz na slohu v knihovně ieee -- 2
ENTITY EqComp4 IS -- 3
    PORT(a,b: IN std_logic_vector(3 DOWNTO 0); -- vstupy -- 4
         Equals: OUT std_logic); -- výstup -- 5
END EqComp4; -- 6
ARCHITECTURE Dataflow OF EqComp4 IS -- 7
```

```
BEGIN -- 8
  Equals <= '1' WHEN (a = b) ELSE '0'; -- 9
END Dataflow; -- 10
```

Komentáře začínají dvěma pomlčkami a končí na konci řádku. Mezery, tabulátory a znaky nového řádku představují oddělovače, které můžeme používat podle potřeby libovolně tak, aby text byl přehledný. Řádky 3, 7, 8 zde nepředstavují samostatné příkazy, takže nejsou ukončeny středníkem. Text za nimi navazující by při vynechání komentáře (čísla řádku) mohl pokračovat na stejném řádku, nový řádek je vytvořen jen pro lepší přehlednost. Chceme-li šetřit místem, můžeme toho někdy využívat, jak bude zřejmé z dalšího textu pro popis komparátoru procesem. Čísla na koncích řádků jsou v uvedeném textu zapsána jako komentář a slouží jen ke snadnějšímu odkazování na řádky, běžně se neuvádějí.

Text začíná odkazem na knihovnu `ieee` a na slohu `std_logic_1164`. V této sloze jsou definovány typy `std_logic` a `std_logic_vector`, které jsou dále přiřazeny signálům v portech (branách). Typ signálu určuje, jakých hodnot může signál nabývat a jaké operace jsou pro ně definovány. Některé typy, například typ `bit` nebo `integer`, jsou definovány přímo standardem jazyka VHDL, jiné jsou však definovány dodatečnými standardy ve slohách, na něž musíme uvést odkaz. Signály typu `std_logic` mohou nabývat hodnot `'0'`, `'1'` a některých dalších, pro nás zatím nepříliš podstatných, jako například `'Z'` – stav vysoké impedance, a podobné je to pro signály vektorového typu `std_logic_vector`. Deklarace entity začíná klíčovým slovem `ENTITY` (řádek 3), za nímž následuje její označení, zde `EqComp`. Toto označení je i na konci deklarace entity, za slovem `END`. Dále následuje deklarace bran (řádky 4 a 5) – to jsou signály, kterými je entita propojena s okolím. Signálům je v příkazu `PORT` přiřazen mód: pro vstupní signály mód `IN`, pro výstupní `OUT` a pro obousměrné (pokud by zde byly) mód `INOUT`. Signály mohou být jednobitové – skalární, nebo vícebitové – vektorové. U vektorových signálů se uvádí rozsah jejich indexů v závorkách.

V popisu architektury (jeho název můžeme zvolit, zde je to `Dataflow`) je mezi klíčovými slovy `BEGIN` a `END` uveden logický popis funkce modelu. Před slovem `BEGIN`, v tzv. deklarativním úseku popisu architektury, mohou být ještě deklarovány vnitřní signály, které jsou dostupné uvnitř modelu, ale ne navenek, a některé další objekty (např. komponenty).

V jazyku VHDL můžeme rozeznávat několik stylů popisu. Uvedený popis je příkladem stylu popisujícího tok dat (`dataflow`), který je charakterizován použitím tzv. souběžných přiřazovacích příkazů. Jiné druhy stylu jsou styl behaviorální, u něhož je charakteristické použití procesu, a styl strukturální, který je podobný známému netlistu u systémů pro návrh plošných spojů. Pojem stylu je jen pomůcka pro rozřazení různých způsobů zápisu a není v samotném jazyku VHDL syntakticky definován, jazyk VHDL styly nerozlišuje. Často se styl popisující tok dat pokládá za druh behaviorálního stylu.

Popisy modelů vytvářené konstruktérem se zpravidla píší behaviorálním stylem, který je pro člověka dobře srozumitelný. Pouze některé prvky, které nemají behaviorální vyjádření popisu, je nutno vkládat strukturálním stylem jako komponenty. Strukturálním stylem se také popisují hierarchické konstrukce složené z nižších bloků, které pak jsou zpravidla popsány behaviorálně, pokud je to možné. Strukturální styl je charakteristický pro některé popisy vytvářené automaticky návrhovým systémem jako mezivýsledky syntézy, které nejsou určeny pro přímou analýzu či úpravu konstruktérem.

Procesy, které jsou základem behaviorálního stylu popisu, představují mocný nástroj. Mohou být použity pro popis jak kombinačních, tak i sekvenčních subsystémů. Zde však je nutno rozlišovat pojem "sekvenční" vztažený na číslicové obvody a na druhy příkazů v jazyku VHDL: v tomto jazyku se jako sekvenční příkazy označují příkazy používané v procesech, na rozdíl od příkazů souběžných umístěných mimo proces. Souběžné příkazy si můžeme

představit jako popis součástí umístěných na desce plošného spoje, u nichž jejich umístění na této desce a také jejich pořadí v zápisu textu v jazyku VHDL nemá žádný význam pro funkci popisovaného subsystému, význam má jen jejich vzájemné propojení. Naproti tomu sekvenční příkazy mají charakter podobný příkazům programovacích jazyků pro počítač a jejich vzájemná poloha v zápisu procesu, v němž se nacházejí, ovlivňuje výsledek. Přesněji řečeno, podobnost programovacím jazykům platí v procesech pro datové objekty zvané proměnné. Pro signály v procesu platí poněkud odlišné pravidlo, že hodnota signálu, který je zapsán na pravé straně přiřazovacího příkazu (vytváří se tak z ní nová hodnota dalšího signálu nebo proměnné), zůstává během provádění procesu neměnná, a je-li v procesu tomuto signálu přiřazena nová hodnota, projeví se to až po ukončení procesu. Je-li nová hodnota přiřazena signálu v procesu vícekrát, má signál po ukončení procesu hodnotu danou posledním přiřazením, předcházející přiřazení jsou ignorována.

Tato zdánlivě složitá pravidla jsou vynucena tím, že jazyk VHDL popisuje zapojení složené ze souběžně pracujících číslicových obvodů, zatímco počítač, který tuto simulaci provádí, nemůže pracovat jinak než sekvenčně, tedy vykonávat jeden příkaz po druhém.

Příkladem, který může osvětlit podstatu a smysl procesu, je známý algoritmus pro písemné dělení, jak se jej učí žáci ve škole. Dělení je ve své podstatě složitá kombinační logická funkce, ale rozepsáním do algoritmu, tj. do posloupnosti jednodušších úkonů, můžeme z dělence a dělitele získat podíl a zbytek vcelku nenáročnými operacemi. Tento algoritmus je tedy analogií procesu, kde vstupními a výstupními signály jsou dělenec, dělitel, podíl a zbytek, a mezivýsledky představují vnitřní signály a proměnné.

Proces představuje také jedinou možnost, jak lze v jazyku VHDL behaviorálně popsat registr řízený hranou. Podrobnosti budou uvedeny později formou příkladu. Souběžné přiřazovací příkazy můžeme ze syntaktického hlediska pokládat za zkrácenou formu zápisu procesů.

Výše uvedený popis modelu komparátoru můžeme ekvivalentně zapsat pomocí procesu (pro stručnost zapíšeme jen popis architektury, deklarace entity zůstává beze změny):

```
ARCHITECTURE Behavioral OF EqComp4 IS BEGIN           -- 1
  PROCESS(a,b) BEGIN                                 -- 2
    Equals <= '0';                                    -- 3
    IF (a = b) THEN Equals <= '1'; END IF;           -- 4
  END PROCESS;                                       -- 5
END Behavioral;                                      -- 6
```

Za klíčovým slovem `PROCESS` (řádek 2) následuje v závorkách seznam signálů, při jejichž změně se proces "spustí", tj. vytvoří se podle příkazů v něm uvedených nové hodnoty signálů, kterým jsou v procesu hodnoty přiřazeny (zde je to signál `Equals`). Pokud by v procesu byly použity proměnné, bylo by je nutno deklarovat v deklarativní části procesu, tj. před následujícím slovem `BEGIN`. Za tímto slovem začíná příkazová část procesu. V ní se signálu `Equals` v řádku 3 přiřadí nulová hodnota, a je-li splněna podmínka v následujícím řádku, přepíše se tato hodnota jedničkou. Pak je proces ukončen na řádku 5 a signál `Equals` nyní nabývá novou hodnotu. Podmíněný přiřazovací příkaz `IF ... THEN` představuje sekvenční verzi souběžného podmíněného přiřazovacího příkazu `WHEN ... ELSE`, který byl použit v předcházejícím popisu.

Začátek a konec příkazové části popisu architektury i procesu je vyznačen klíčovými slovy `BEGIN` a `END`. Každému slovu `BEGIN` musí odpovídat příslušné slovo `END`. Podobně se ohraničuje podmíněný příkaz `IF ... THEN`, který musí být ukončen slovy `END IF`. Pro přehlednost je dovoleno, aby za slovem `END` následovalo označení, k čemu se vztahuje. Je vhodné si znovu uvědomit, že všechny znaky mezery, tabulátoru a nového řádku představují

oddělovače, které můžeme libovolně přidávat ke stávajícím oddělovačům tak, aby text byl co nejpřehlednější (do komentáře však nemůžeme vložit znak nového řádku). Text získá na přehlednosti, jestliže se úrovně vnoření příkazů `BEGIN` a `END` vyznačí odsazením zleva.

Uvedeme nyní, jak se v jazyku VHDL popisují synchronní subsystémy – například často používané synchronní čítače. Následující text představuje popis modelu čítače čítajícího v rozsahu 1 až 6, vybaveného asynchronním naplněním číslem 1 pomocí signálu `RstNt` (tento čítač může být použit jako základ pro konstrukci elektronické kostky):

```

LIBRARY ieee; -- 1
USE ieee.std_logic_1164.ALL; -- 2
USE ieee.std_logic_unsigned.ALL; -- 3
ENTITY Cnt1to6 IS -- 4
    PORT(Clk,RstNt: IN std_logic; -- vstupy -- 5
         Cnt1_6: OUT std_logic_vector(2 DOWNTO 0)); -- výstup -- 6
END Cnt1to6; -- 7

ARCHITECTURE Behavioral OF Cnt1to6 IS -- 8
    SIGNAL CntInt: std_logic_vector(Cnt1_6'range); -- 9
BEGIN -- 10
    PROCESS(Clk,RstNt) BEGIN -- 11
        IF RstNt = '0' THEN CntInt <= "001"; -- 12
        ELSIF (Clk'event AND Clk = '1') THEN -- 13
            CntInt <= CntInt + 1; -- 14
            IF CntInt = "110" THEN CntInt <= "001"; END IF; -- 15
        END IF; -- 16
    END PROCESS; -- 17
    Cnt1_6 <= CntInt; -- 18
END Behavioral; -- 19

```

Na začátku textu je uveden odkaz na další slohu `std_logic_unsigned`, ve které je definováno tzv. přetížení operátoru sčítání tak, aby tento operátor mohl být použit pro sčítání signálu typu `std_logic` a typu `integer` (v řádku 14; v základní definici jazyka je tento operátor definován jen pro sčítání objektů typu `integer`). Označení slohy `std_logic_unsigned` odpovídá tomu, že se sčítání děje podle pravidel platných pro interpretaci objektů typu `std_logic_vector` jako celá čísla bez znaménka.

Signál s módem `OUT` má podle syntaktických pravidel vytvořen jen výstupní kanál a není dostupný uvnitř modelu. U čítače se však následující stav vytváří ze současného stavu, takže signál představující současný stav musí být uvnitř modelu dostupný. Proto je v deklarativní části popisu architektury deklarován vnitřní signál `CntInt`, pro nějž je dále zapsán popis funkce čítače, a jeho hodnota je v závěru popisu architektury přiřazena výstupnímu signálu `Cnt1_6`.

V procesu je asynchronní naplnění čítače uvedeno jako první příkaz (řádek 12), a má tedy přednost před synchronní funkcí čítače, jak je to obvyklé. Následující řádek 13 představuje behaviorální popis vzestupné hrany signálu `Clk` a uvozuje popis synchronní funkce čítače, tj. jeho reakce na tuto aktivní hranu hodinového signálu. V řádku 14 se čítač inkrementuje a v dalším řádku 15 je podmíněný příkaz, který čítač převádí do počátečního stavu, pokud jeho obsah byl při spuštění procesu roven číslu 6 – v tomto případě se předcházející přiřazení pro inkrementaci signálu `CntInt` ignoruje, jak bylo výše uvedeno.

Jazyk VHDL je velmi bohatý a výše uvedené příkazy jsou určeny jen k ilustraci jeho použití k popisu nejběžnějších číslicových subsystémů. Pro konstruktéra, který hodlá tento jazyk používat, však není nezbytné, aby se snažil aktivně zvládnout jazyk jako celek. Ve velké většině svých potřeb vystačí jen s omezeným výsekem z jazykových konstruktů a v případě potřeby může najít potřebné informace v odborné literatuře. Je možné přirovnat tento

jazyk například k programu Word: málokdo z něj aktivně ovládá více, než potřebuje pro svou běžnou práci, ale s použitím nápovědy nebo manuálu lze získat další informace. Je však potřebné mít přehled o možnostech jazyka a o tom, kde tyto informace vyhledat.

## LITERATURA

- [1] KOLOUCH, J.: *Programovatelné logické obvody a návrh jejich aplikací v jazycích ABEL a VHDL - počítačové cvičení*. Skriptum FEKT VUT v Brně. ISBN: 80-214-2197-5. MJ servis, Brno 2002
- [2] KOLOUCH, J.: *Programovatelné logické - přednášky*. Skriptum FEKT VUT v Brně. ISBN: 80-214-2196-7. MJ servis, Brno 2002
- [3] WAKERLY, J. F.: *Digital Design Principles & Practices*. Prentice Hall, 2001
- [4] MAXFIELD, C.: *The Design Warrior's Guide to FPGAs*. Elsevier, 2004

## Mikroelektronika a nanoelektronika

Prof. Ing. Vladislav Musil, CSc.

Ústav mikroelektroniky FEKT VUT v Brně, Údolní 53, [musil@feec.vutbr.cz](mailto:musil@feec.vutbr.cz)

### Abstrakt

*Článek pojednává o obecných aspektech mikrosystémů a nanosystémů ve vztahu k následným aplikacím. Obecně výraz mikrosystém zahrnuje integrované obvody (IC, Integrated Circuits), MEMS (Micro-Electro-Mechanical Systems), MOEMS (Micro-Opto- and Electro-Mechanical Systems), mikrosenzory, mikroaktuátory, inteligentní mikrosystémy (Smart Microsystems), mikrooptiku, mikrotechnologie a mikrofluidické systémy.*

*Výraz nanosystém je spojen s molekulární technologií a nanotechnologií, s prvky NEMS (Nano-Electro-Mechanical-Systems), aplikacemi uhlíkových nanotrubiček (nanotubes devices) a bionikou. Typickou součástí mikrotechnologií a nanotechnologií jsou aplikace nových fyzikálních principů, inteligentní materiály a moderní výrobní procesy. Nanosystémy a mikrosystémy jsou charakterizovány komplexním řešením vytvořeným na čipu. V tomto příspěvku budou charakterizovány fyzikální a technologické aspekty a limity mikrosystémů a nanosystémů. Velikost strukturálního prvku, energetické hodnocení funkčních procesů a funkční vlastnosti jsou základní kritéria pro charakterizaci mikrosystémů. Zatímco hranice mezi makrosystémy a mikrosystémy je dána růzností technologických procesů, hranice mezi mikrosystémy a nanosystémy je kvantověmechanická.*

### ÚVOD

První polovina dvacátého století byla charakterizována jako období techniky (hardware age), zatímco druhá polovina jako období informatiky a programů (software age). Dvacáté první století bude obdobím mechatroniky, mikrosystémů a nanosystémů (a také robotiky, genetického inženýrství atd.).

Základním parametrem pro kvalifikaci makro- a mikro- a nanosystémů jsou mechanické vlastnosti jejich stavebních elementů a energetické spektrum elektronů (obr. 1). Zatímco hranice mezi makro- a mikrosystémy je definována technologickými procesy, hranice mezi mikro- a nanosystémy je kvantověmechanická. Rozměr velikosti 2 až 4 nm je znám jako hranice přímého tunelování elektronů ve vrstevných strukturách [21].

Pracovní principy a základní koncepty konvenčních elektromechanických a mikroelektromechanických systémů jsou stejné. Nanosystémy jsou studovány s využitím odlišných konceptů a teorií.

Mikrotechnologie a nanotechnologie výrazně mění výrobní technologii materiálů, součástek a systémů [22]. Výrobní proces může být realizován v principu dvěma cestami: odshora dolů a odzdoła nahoru (top-down, bottom-up). První cesta (odshora dolů) je typická pro makro- a mikrotechnologické procesy. Výroba miniaturních součástek je obvykle založena na "extrapolaci" metod užívaných pro "větší" součástky. Metody používají litografii a leptání a další procesy, které jsou postupným vývojem (založeným na rozsáhlém a


nákladném výzkumu) zdokonalovány a posouvají se detaily do menších a menších rozměrů. Pro tento směr se někdy užívá názvu mikroopracování (micromachining).

Metoda odzdola nahoru je přirozenou cestou “růstu věcí”. V současné době je tato metoda použitelná v chemii a v biologii jako cesta skládání objektů z molekul. V technických vědách ještě zbývá hodně přípravné práce, než se podaří vytvořit technický objekt manipulací s atomy a molekulami. Nicméně jsou první nadějně výsledky, v podstatě s nástroji založenými na mikroskopu atomárních sil (ATM). Biologické výsledky jsou inspirací pro návrh nových typů mikrosystémů a nanosystémů [23, 24, 25].

Systémy-	Technologický předěl		Kvantově mechanický předěl
	MAKRO	MICRO	
Velikost struktury	> 100 $\mu\text{m}$ (> 10 $\mu\text{m}$ )	>100 nm (> 4 nm)	< 2 nm
Energiové spektrum elektronů	SPOJITÉ		KVANTOVANÉ
Charakter fyzikálních jevů	STATISTICKÝ		DISKRÉTNÍ

Obr. 1. Definice makrosystému, mikrosystému a nanosystému z hlediska velikosti struktury, energiového spektra elektronů a charakteru fyzikálních jevů

Než ve výkladu postoupíme dále, je potřeba si připomenout, že v oblasti mikroelektroniky a nanoelektroniky platí schéma podle obr. 2, kdy jsou zvládnuty mnohé otázky technologické a aplikační a teprve postupně se hledá cesta k zavedení problematiky do škol, a že v určitém pohledu je to také správné.



Obr. 2. Obecné schéma vývoje technických objektů, kdy až s časovým zpožděním po rozvoji technologie, návrhu a aplikacích se rozvíjí metodika výuky

## ZÁKLADNÍ CHARAKTERISTIKY INTEGR. OBVODŮ A MIKROSYSTÉMŮ

V posledních třech desetiletích byl pokrok v mikroelektronice a mikrotechnologiích charakterizován třemi základními trendy (často označovanými jako Mooreův zákon) [26]:

- složitost mikrosystémů (charakterizovaná počtem prvků na čipu) roste 4 krát za 3 roky,
- minimální rozměr struktury klesá s indexem 0,5 každé tři roky ,
- plocha čipu roste 1,5 krát každé tři roky.

Grafické vyjádření vývojových trendů složitosti struktury a velikosti detailu struktury je znázorněno na obr. 3. V průběhu vývoje mikroelektroniky se stále posouvají hranice hustoty integrace. V devadesátých letech se hovořilo o limitu  $10^8$  až  $10^9$  prvků na jednom čipu. V současnosti považujeme za reálné překročení hodnoty  $10^{12}$  prvků na čipu a čip s plochou velikosti stovek  $\text{mm}^2$  [27]. Minimální rozměr struktury je roven limitu pro tunelový přechod elektronu ( $\sim 2$  nm). Na otázku po limitech integrace nelze definitivně odpovědět. Rozhodujícími parametry pro zvyšování integrace jsou rozměry struktur, rychlost šíření signálů a energetická bilance souvisejících fyzikálních procesů. Existují také absolutní hranice, které z pohledu dnešní koncepce mikroelektronických struktur není možné překročit. Do úvahy je potřebné vzít následující teoretické i praktické limity elektroniky založené na pohybu elektronů v elektrickém poli.

### • **Principiální fyzikální limity**

- energie tepelného pohybu nosičů elektrického náboje limituje minimální spínací energii pro jedno binární přepnutí na 2 až 4 kT (0,05 až 0,1 eV pro  $T=300$  K,  $k$  - Boltzmannova konstanta)
- z kvantově-mechanického principu neurčitosti vyplývá závislost spínacího času  $t_d$  a spínací energie  $E > h / t_d$  ( $h$  - Plankova konstanta, pro  $t_d = 1$  ps je  $E > 0,004$  eV). Se zvyšováním pracovní rychlosti se zvyšuje elektrický příkon, což vzájemně limituje hustotu funkčních prvků systému
- rychlost šíření elektromagnetického záření ve vakuu limituje rychlost přenosu signálů ( $3 \cdot 10^8$   $\text{m} \cdot \text{s}^{-1}$ ) v obvodových strukturách.

### • **Materiálové limity** (výběr vhodného materiálu)

- limit spínací energie (10 eV v Si je o 10% větší než u GaAs)
- transportní čas elektronů (v Si je o 33% větší než u GaAs)
- tepelná vodivost základního materiálu (u Si je 3x větší než u GaAs, z čehož vyplývá možnost většího výkonového zatížení Si).

### • **Chemické limity** (dlouhodobá stabilita struktur)

- difúze aktivních příměsí (dopantů) struktur při nízkých teplotách ( $< 250^\circ\text{C}$ )
- elektromigrace atomů látky působením velké hustoty toku elektronů.

### • **Limity struktur** (minimální geometrické rozměry)

- limit délky kanál tranzistoru (pro MOSFET na Si s rovnoměrnou koncentrací příměsí v kanále a minimálním napájecím napětím 1V je minimální délka kanálu  $L_{\min} = 100$  nm při limitní tloušťce hradlového oxidu 3 nm, při napájecím napětí 1,5V a prahovém napětí tranzistoru 0,35 V je spínací energie přibližně  $10^4$  eV) pro symetrický dvojhradlový tranzistor SOI (Silicon On Insulator) je  $L_{\min} = 25$  nm a tunelovací limit hradlového oxidu 1,5 až 2 nm
- limit délky spojů (délka spojů limituje pracovní rychlost obvodového systému, např. při  $1 \mu\text{m}$  technologii je zpoždění signálu na tranzistoru 100ps, což je 100x více než zpoždění na spoji Al na  $\text{SiO}_2$ , pro technologii  $0,1 \mu\text{m}$  je to opačně - zpoždění na spojích je až 100 x větší než zpoždění na tranzistorech).





Fig.3. Základní charakteristiky vývoje technologie integrovaných obvodů a mikrosystémů:


a) složitost integrovaných obvodů, b) velikost struktury na masce, c) délka kanálu

- **Obvodové limity** (napájecí napětí a elektrický příkon)
  - limit napájecího napětí - statické přenosové charakteristiky logických hradel pro binární logiku limitují napájecí napětí (např. pro CMOS je to 2 až 4 kT/e nebo 50-100 mV při  $T=300$  K); použití minimálního napájecího napětí 0,1 V není možné z důvodu vysokých podprahových proudů tranzistoru při nízkém prahovém napětí, které by zvýšily proudový odběr IO; podrobnější analýzou problému je možno dospět k optimálnímu limitu napájecího napětí 1V
  - praktický limit součinu zpoždění a elektrického příkonu hradla (power-delay product) při technologii 100 nm a teplotě  $T_a=25^\circ\text{C}$  je asi  $4 \cdot 10^4$  eV ( $\sim 6 \cdot 10^{-15}$  J)
  - zpoždění signálů na globální propojovací síti v IO limituje rozlehlost obvodového systému v spojitosti s časovým synchronizmem jeho operací (např. pro 100 nm technologii je typické zpoždění signálu na hradle 0,01 ns, ale na globálním spoji s délkou 3 cm je čas zpoždění signálu až 0,46 ns - tedy spoje rozhodují o dynamických vlastnostech systému).
- **Systémové limity** (optimální funkční a obvodová struktura)
  - architektura čipu musí být podřízena vlastnostem submikrometrové struktury s přihlédnutím na vyváženost jejich částí (výhodnější je realizovat pravidelné struktury; např. systolické pole s minimální délkou propojovací sítě a bez pasivních obvodových prvků)
  - skutečná spínací energie ovlivněná architekturou čipu (kapacita dlouhých spojů zvyšuje přepínací energii a uplatňuje se limit elektrického příkonu)
  - reálné možnosti odvedení přebytečného tepla z čipu (celkový elektrický příkon čipu v synchronním logickém systému je přímo úměrný součinu pracovního kmitočtu, počtu hradel IO a spínací energie hradla)
  - úroveň technologie pouzdření čipů hlavně z hlediska velikosti čipu, počtu jeho přívodů a způsobu odvedení tepelné energie (chlazení IO).
- **Praktické limity**
  - technologická úroveň, technologické procesy, čistota a výtěžnost procesů

- ekonomické aspekty - rovnováha mezi výrobními náklady a užitnými vlastnostmi aplikací IO.



Obr. 4. Vývoj složitosti integrovaných obvodů (pro paměti a mikroprocesory) a srovnání s extrapolací podle Mooreova zákona v roce 1975




Obr. 5. Zmenšování nominálních rozměrů (na maskách) a dosažené šířky hradel s vyznačením praktické hranice nanostruktur (100 μm)

## NANOELEKTRONIKA

Pojem nanoelektronika sa začal používať v 80. letech v souvislosti s možností realizovat polovodičové struktury s rozměry v submikrometrové oblasti. Za diskutovatelnou hranici mezi mikroelektronikou a nanoelektronikou se považuje rozměr 300 nm. Opodstatněnou rozměrovou hranicí by však měla být až hodnota 2 až 2,5 nm jako maximální síla energetické bariéry, při které se uplatňuje přímé tunelování nosičů elektrického náboje (obr. 1). Oblast nanoelektroniky se spojuje s využíváním nových kvantově-mechanických funkčních principů. Jestliže mikroelektronika je založena na pohybu nosičů elektrického náboje v elektrickém poli v polovodičových strukturách s nehomogenním rozložením koncentrace aktivních příměsí, potom nanoelektronika je založena na spínacích efektech na molekulární úrovni. V současnosti jsou intenzívně zkoumány nové typy funkčních struktur:

- rezonanční tunelovací struktury (RTD - Resonant Tunneling Devices)
- jedno-elektronový tranzistor (SET - Single Electron Transistor)
- kvantové tečky (Quantum Dots - Quantum Dot Cells)
- molekulové spínače (Molecular Shuttle Switches)
- atomové relé (Atom relay)


Nanoelektronika sa nachází v počáteční fázi rozvoje. Hledají se nové funkční principy a jejich možné aplikace. Hlavní oblast jejího využití se rýsuje v nových generacích počítačových systémů, založených na vysokém paralelizmu vnitřních procesů. Souvisejícím pojmem je *nanotechnologie* - jako technologie pro konstrukci, výrobu a aplikaci nanosystémů (elektronických i neelektronických).



Obr. 6. Postupné zmenšování struktury unipolárního tranzistoru, tendence je k izolovanému substrátu a použití dvojitého nebo trojitého hradla, jehož rozměry nezávisí na litografii

## MIKROMECHATRONIKA

Mikromechatroniku obecně chápeme jako účelnou integraci elektroniky, mechaniky a informačních technologií v oblasti polovodičových čipů. Klíčovým bodem je miniaturizace mechanických systémů a výrobní technologie, kterou můžeme nazvat “mikrotechnologií” (microfabrication). Jednotlivé oblasti mikrotechnologií a příslušné názvosloví je na obr. 7 (vlevo je vědní obor, který aplikací příslušné mikrotechnologie vede do konkrétní aplikační oblasti (na obrázku vpravo)).



Obr. 7. Oblasti mikrotechnologie a jejich názvosloví

## NANOSYSTÉMY

V současné době jsou zkoumány stavební prvky pro připravované nanosystémy: rezonanční tunelový transistor (resonant tunneling devices, RTD), jednoelektronový tranzistor (single electron transistors, SET), rapid single quantum flux logic (RSFQ), kvantové tečky (quantum dots, QD), quantum cellular automata (QCA), uhlíkové nanotrubic (carbon nanotubes, CNT) a molekulární součástky [26]. Další výzkum se soustřeďuje na výzkum architektur nanosystémů.

Jedním z velmi nadějných směrů molekulární elektroniky jsou uhlíkové nanotrubic vytvořené jako molekulární tyčinka nebo válec z uhlíkových atomů. Atomy uhlíku jsou spojeny navzájem do pole šestiúhelníků, které tvoří rovinnou vrstvu, podobně jako vrstvy v grafitu. Tato vrstva (tzv. graphene) je stočena do tvaru trubičky. Tato trubička se v závislosti na rozměrech chová jako kov nebo polovodič. Na tomto základě mohou být navrženy různé typy elektronických součástek. Velká pole uhlíkových nanotrubic mohou být vyrobeny jako složité logické systémy a v blízké budoucnosti mohou být alternativní technologií ke klasické křemíkové technologii.

## ZÁVĚR

V posledních letech došlo k výraznému pokroku v mikroelektronice a mikrosystémech. Prudce se rozvíjí také nanotechnologie, nyní převážně mimo oblast elektroniky. Pracuje se také na nanoelektronice, ale aplikace jsou prozatím na laboratorní úrovni.

## Literatura

- [1] R. Waser (editor), *Nanoelectronics and information technology*, Wiley-VCH (2003), ISBN 3-527-40363-9.
- [2] S. Luryi, J. Xu, and A. Zaslavsky, *Future trends in microelectronics. The road ahead*. Wiley (1999), ISBN 0-471-32183-4.
- [3] S. Luryi, J. Xu, and A. Zaslavsky, *Future trends in microelectronics. The nano millennium*. Wiley (2002), ISBN 0-471-21247-4.
- [4] <http://public.itrs.net>, *The International Technology Roadmap for Semiconductors*, Semiconductor Industry Association (SIA), San Jose.
- [5] <http://www.britneyspears.ac/laser.htm/>
- [6] <http://www.isi.edu/mosis/>
- [7] <http://www.semtech.org/public/about.htm/>
- [8] <http://www.te.ri.ac.uk/europractice/>
- [9] <http://tima-cmp.imag.fr/>
- [10] <http://www.pcmp.caltech.edu/>
- [11] <http://nano.xerox.com/nano/>
- [12] <http://www.icsi.berkeley.edu/>
- [13] <http://www.miti.go.jp/>
- [14] W. Zulehner, *Historical overview of silicon crystal pulling development*, *Materials Sci. Eng.* 1373 (2000), 7.
- [15] H. Dietrich et al., *Three hundred-mm wafers, a technological and an economic challenge*, *Microelectronic Eng.* **45** (1999), 183.
- [16] S. Cristoloveanu, *State-of-the-art and future of silicon on insulator technologies, materials, and devices*, *Microelectronics Reliability* **40** (2000), 771.
- [17] S. M. Sze, *Evolution of nonvolatile semiconductor memory: From floating gate concept to single-electron memory cell*, in: [2], pp. 291-304.
- [18] K. K. Likharev, *Single-electron devices and their applications*, *Proc. IEEE* **87** (1999), 606.
- [19] M. Briel, *The history, physics, and applications of the Smart-cut process*, *MRS Bulletin* (1998), 35.
- [20] R. Liu et al., *Interconnect technology trend for microelectronics*, *Solid State Electronics* **43**(1999) , 1003.
- [21] S.E. Lyshevski, *Nano- and Microelectromechanical Systems*, CRC Press (2001).
- [22] M.J. Madou, *Fundamentals of Microfabrication*, CRC Press (2002).
- [23] S.R. Muller, *MEMS: Quo Vadis in Century XXI?*, *Microelectronic Engineering* **53** (2000), 47-54.
- [24] R.H. Austin, et al., *Scanning the Controls: Genomics and Nanotechnology*, *IEEE Transaction on Nanotechnology*, **1** (2002), No 1, 12-18.
- [25] S.T. Pantelides, et al., *Molecular Electronics by the Numbers*, *IEEE Tr. on Nanotechnology*, **1** (2002), No.1, 86-90.
- [26] P.A. Gargini, *The Global Route to Future Semiconductor Technology*, *IEEE Circuits @ Devices Magazine*, March 2002, 13-51.
- [27] S. Deleonibus, *CMOS: How far can it go*, *Solid State Technology*, March 2000, 14-21.
- [28] I. Lubomirsky, D. Cahen, *Chemical Limit to Semiconductor Device Miniaturization*, *Electrochemical and Solid-State Letters*, 2 (1999), No 3, 154-156.
- [29] H. Rohrer, *Nanoengineering beyond Nanoelectronics*, *Microelectronic Engineering* 41/42 (1998), pp. 31-36
- [30] S. Chowdhury, M. Ahmadi, and W.C. Miller, *Microelectromechanical Systems and System-on-Chip Connectivity*, *IEEE* (2002), 1531-636/7.

- [31] M.T. Bohr, *Nanotechnology Goals and Challenges for Electronic Applications*, IEEE Tr. on Nanotechnology, **1** (2002), No 1, 56-62.
- [32] T. Fukuda, F. Arai, and L. Dong, *Nano Robotic World – From Micro to Nano*, Robotics & Automation, ICRA 2001, [http://www.icra2001.org/plenary\\_speech\\_3.pdf](http://www.icra2001.org/plenary_speech_3.pdf)
- [33] D.A.Hodges, H.G.Jackson, R.A.Saleh, *Analysis and Design of Digital Integrated Circuits in Deep Submicron Technology*, McGraw Hill, 2003, ISBN 0-07-118164-4
- [34] S.Franssila, *Introduction to Microfabrication*. Wiley, 2004, ISBN 0-470-85106-6
- [35] K.Goser, P.Glosekotter, J.Dienstuhl, *Nanoelectronic and nanosystems*. Springer, 2004, ISBN 3-540-40443-0
- [36] Áč, V, *From micro to nanosystems*, In: Proceedings of the Electronic Devices and Sytems EDS03, 2003, ISBN 80-214-2452-4, pp. 50-55

# Nejnovější vývojové trendy v mobilní komunikaci

Doc. Ing. Václav Žalud, CSc, Katedra radioelektroniky


FEL ČVUT v Praze (tel.: 224352204, e-mail: [zalud@fel.cvuz.cz](mailto:zalud@fel.cvuz.cz))

## 1. Stručný přehled vývoje hlavních systémů pozemní mobilní komunikace

V posledních zhruba dvaceti letech náleží mezi nejrychleji se rozvíjející oblasti telekomunikací veřejná pozemní mobilní komunikace. Její nejdůležitější složkou jsou zatím veřejné **celulární telefony**, které zajišťují totální pokrytí daného území (státu, kontinentu), a to při nižší až střední intenzitě provozu. Ty se začaly dostávat do praxe již asi před dvaceti lety, a to nejprve v různých analogových variantách označovaných jako „první generace“ (1G). V roce 1992 se začíná v Evropě provozovat jednotný digitální celulární systém GSM „druhé generace“ (2G). Ten se vyznačuje efektivnějším využitím frekvenčního spektra, kvalitnějším přenosem signálů a možností realizovat kromě hlasových přenosů ještě datové přenosy se základní přenosovou rychlostí 9,6 kbit/s resp. 14,4 kbit/s, ve vylepšených variacích potom až cca 115 kbit/s (GPRS) a případně i 384 kbit/s (EDGE). Tyto vývojové stupně potom umožňují zavádění některých dalších nových služeb, zejména služby krátkých zpráv SMS a multimediálních zpráv MMS. V současné době se však již začínají v nejvyspělejších státech prosazovat celulární systémy třetí generace (3G), které kromě přenosu řeči a rychlých dat umožní i přenos živého videa a nejrůznějších multimediálních informací, a to rychlostí až 2 Mbit/s. V Evropě je to standard UMTS, který se však zřejmě uplatní i v jiných světových regionech. Souběžně s celulárními sítěmi se rozvíjejí i **bezšňůrové telefony** (evropský DECT aj), které sice neusilují o totální územní pokrytí, zato však mohou ve vybraných lokalitách zajišťovat až extrémně vysokou intenzitu provozu. Základní koncepce (architektury) standardu GSM (2G), jeho varianty GPRS (2<sup>1/2</sup> G) a UMTS (3G) jsou uvedeny na obr. 1. Standard GPRS vzniká z GSM doplněním o tři nové hardwarové bloky (PCU, SGSN a GGSN). Standard UMTS využívá zpočátku jádro sítě CN stejné s GPRS, jeho rádiová přístupová síť je však zcela nová. Kombinovaný přístup s frekvenčním a časovým dělením FDMA/TDMA, aplikovaný v sítích GSM/GPRS, je totiž u UMTS nahrazen přístupem s kódovým dělením W-CDMA, který je od prvních dvou zcela odlišný.

V posledních letech začala prudce narůstat také potřeba mobilní širokopásmové velmi rychlé komunikace, která by kromě výše uvedených služeb umožňovala výkonným přenosným počítačům (notebookům, kapesním počítačům PDA ap) rádiový přístup k rychlým fixním sítím, poskytujícím živé multimediální přenosy, velmi rychlý přístup na Internet apod. Uvedené potřeby sice částečně uspokojují celulární systémy, avšak svou maximální přenosovou rychlostí řádu stovek kilobitů nebo nejvýše několika málo megabitů za sekundu nejnáročnějším požadavkům na rychlost přenosu již nevyhovují. V tomto procesu proto začínají hrát mimořádně důležitou úlohu **rádiové (bezdrátové) lokální sítě W LAN**. Ty jsou schopné zajistit stacionárním nebo pomalu se pohybujícím účastníkům ve vybraných lokalitách, vybavených tzv. přístupovými body, rádiové přenosy o rychlostech až několika desítek megabitů za sekundu. Zrychlujícím se tempem se budují také **rádiové a optické personální sítě W PAN** (Wireless Personal Area Network), které jsou určeny hlavně k propojení nejrůznějších zařízení drobné elektronické výpočetní a kancelářské techniky, nacházejících se na jediném pracovišti uživatele. Specifickou předností některých sítí W LAN a W PAN je možnost pracovního módu „ad hoc“, kde celý systém obsahuje jen mobilní stanice. Ty potom musí umožňovat nejen vlastní účastnickou komunikaci, ale musí také zastupovat funkce fixní infrastruktury, jež zde prakticky neexistuje. Síť W PAN v módu ad

hoc mají velkou výhodu snadného přemístování s osobou uživatele a prakticky okamžitě aktivace v nové personální lokalitě.



Obr. 1 Základní koncepce evropských celulárních standardů pro mobilní komunikaci:

a) standard 2. generace GSM ( $f_b = 9,6/14,4 \text{ kbit/s}$ ); b) standard 2,5 generace GPRS ( $f_b \sim 115 \text{ kbit/s}$ ); c) standard 3. generace UMTS ( $f_b \sim 2 \text{ Mbit/s} \dots 10 \text{ Mbit/s}$  pro HSDPA)

Koncem minulého desetiletí se začaly výrazně prosazovat dvě hlavní třídy standardů W LAN. Vývoj první z nich byl koordinován institutem IEEE (USA), přičemž úvodní verze IEEE 802.11b z roku 1997 využívá bezlicenční pásma ISM (Industrial, Scientific, Medical)

v okolí frekvence 2,4 GHz. Při aplikaci zdokonaleného přístupu se snímáním nosné vlny CSMA/CA (Carrier Sense Multiple Access/Collision Avoidance) umožňuje dosažení přenosových rychlostí až 11 Mbit/s. Další standard IEEE 802.11a využívá bezlicenční pásma v okolí 5 GHz, kde díky přechodu na přenos s ortogonálním frekvenčním multiplexem OFDM (Orthogonal Frequency Division Multiplexing) nabízí přenosové rychlosti až 54 Mbit/s. Druhá skupina standardů s označením ETSI BRAN Hiperlan (High Performance Radio Local Area Network) vznikala pod patronací evropského telekomunikačního standardizačního institutu ETSI. Její poslední varianta Hiperlan2 potom umožňuje při aplikaci techniky OFDM rovněž přenos rychlostí až 54 Mbit/s. Standardu Hiperlan2 je značně podobný japonský standard HiSWAN (High Speed Wireless Access System).

## 2. Přenosové formáty v systémech pozemní mobilní komunikace

V systémech pozemní mobilní komunikace 2G se uplatňují konvenční modulace s jedinou nosnou vlnou (GMSK a  $\pi/4$ -QPSK) v kombinaci s mnohonásobným přístupem FDMA/TDMA. Ty však vyžadují v pozemských rádiových kanálech s mnohocestným šířením korekci přenosových charakteristik těchto kanálů, realizovanou pomocí adaptivní ekvalizace, jejíž složitost při zvyšování přenosových rychlostí na cca 10 až 300 kHz neúnosně narůstá. Pro systémy 3G se ukazuje jako mnohem vhodnější širokopásmový přístup s kódovým dělením W-CDMA, založený na technice rozprostřeného spektra DS-SS (Direct Sequence Spread Spectrum). Pro ještě rychlejší rádiové lokální sítě W-LAN, ale i pro celulární sítě čtvrté a vyšších generací B3G (Beyond 3G) je potom v určitých případech optimálním řešením technika rozprostřeného spektra, kombinovaná se systémem s mnoha nosnými (MC – CDMA tj. Multicarrier CDMA).


U perspektivních mobilních systémů je nezbytné zajistit ochranu přenosu před chybovostí vhodným kanálovým kódováním. Vedle běžných konvolučních a blokových kódů, využívaných již v systémech 2G, se zde začínají uplatňovat také moderní turbo kódy, které poskytují již téměř ideální ochranu přenosu blížící se hranicím, odpovídajícím tzv. Shannonovu limitu. Dále jsou stručně probírány nejdůležitější ze zmíněných progresivních přenosových formátů.

### *Mnohonásobný přístup s kódovým dělení CDMA*

U konvenčních radiokomunikačních systémů je přístup účastníků do rádiového rozhraní realizován na principech frekvenčního dělení (FDMA) a časového dělení (TDMA). Přístup CDMA (Code Division Multiple Access) je založen na technice rozprostřeného spektra, a to nejčastěji na její variantě s přímým rozprostřením DS-SS (Direct Sequence Spread Spektrum). Přístup CDMA se nesnaží zajistit každému účastníkovi systému jeho zcela vlastní frekvenční kanály nebo časové sloty, nýbrž naopak frekvenční jakož i časový prostor je zde společný všem (ovšem v rámci určitého omezeného souboru). Ke vzájemnému oddělení účastníků, nezbytnému k realizaci nerušeného spojení, se potom využívá kódování jejich informačních signálů vhodnými binárními pseudonáhodnými sekvencemi PN (Pseudo Noise), jež jsou pro každého z nich odlišné; (v některých případech se k danému účelu využívají také tzv. ortogonální sekvence). Tyto sekvence, vytvářené z bitů značených termínem „čipy“, jsou ve skutečnosti jednoznačně determinované, avšak jejich statistické vlastnosti se blíží vlastnostem sekvencí náhodných. V uvažovaných aplikacích mají PN sekvence o několik řádů vyšší čipovou rychlost  $f_{ch}$ , než je bitová rychlost  $f_b$  užitečného přenášeného signálu. Tím se sice výrazně rozšíří frekvenční spektrum zaujímané takto zakódovaným signálem (zhruba v poměru  $f_{ch}/f_b$ ), avšak do tohoto zvětšeného frekvenčního prostoru je potom možné umístit signály většího počtu účastníků, které se vzájemně liší právě

rozdílnými PN sekvencemi tj. jsou rozdílně kódovány. Přenosem rozprostřeného spektra se však získá celá řada unikátních předností. K nejdůležitějším náleží značná imunita vůči šumu a interferencím, vysoká inherentní odolnost proti různým formám zneužití a v celulárních sítích také velká spektrální účinnost (cca o řád vyšší, než u systémů 2G). Problém mnohocestného šíření se zde úspěšně řeší aplikací techniky přijímačů RAKE nebo mnohoživatelské detekce MUD (Multiuser Detection), čímž se zcela odstraní nutnost použití náročné ekvalizace.

Základní koncepce techniky rozprostřeného spektra je znázorněna na obr. 2a. Rozprostírání spektra pomocí posloupnosti PN ve vysílaci se zde realizuje v obvodu *sčítání modulo 2* (hradlo X-OR). Zpětná komprese spektra v přijímači se provádí v korelátoru, složeném např. z násobiče a dolní propusti, a to opět za využití identické posloupnosti, jaká je aplikována ve vysílaci. Funkci systému dokreslují časové průběhy některých signálů základního pásma na obr. 2b; znázornění předpokládá, že datové i rozprostírací signály mají formu NRZ, kdy totiž lze obvod *sčítání modulo 2* nahradit jednoduchým analogovým násobičem.




Obr. 2 Systém s rozprostřeným spektrem s přímou modulací PN kódovou posloupností:

a) základní koncepce vysíláče a přijímače, s rozprostíráním a kompresí spektra v základním pásmu; b) časové průběhy signálů v základním pásmu, ilustrující metodu rozprostření a komprese spektra

### Ortogonální frekvenční multiplex OFDM

V pozemských rádiových kanálech je maximální rychlost přenosu dat omezena intersymbolovými interferencemi ISI (Inter Symbol Interference), které jsou důsledkem

časové disperze přijímaného signálu přicházejícího k přijímači po více drahách. Interference ISI lze potlačit ekvalizací, jejíž složitost však rychle narůstá se zvětšujícím se součinem datové rychlosti  $f_b$  a rozptylu zpoždění  $t_d$ . Mnohocestné disperzi lze čelit také technikou rozprostřeného spektra (DS-SS), další možností je potom právě využití ortogonálního frekvenčního multiplexu OFDM. Jeho podstatou je rozdělení sériového datového toku na vstupu vysílače o bitové rychlosti  $f_b$ , do většího počtu  $N$  pomalejších paralelních složek o redukované symbolové rychlosti  $f_s = f_b/N$ , z nichž každá je potom namodulována na jednu subnosnou vlnu. Takto vytvořené symboly OFDM o prodloužené periodě  $T_s = NT_b$  jsou potom podstatně odolnější vůči mnohocestné disperzi, a to tím více, čím lépe je splněna podmínka  $T_s \gg \tau_d$ . V popisovaném systému je výhodné, tvoří-li subnosné vlny ortogonální soustavu, neboť potom mohou být mnohem blíže vůči sobě než u konvenčního frekvenčního multiplexu FDM, aniž by se jejich částečně přeložená postranní pásma vzájemně rušila.



Obr. 3 Ortogonální frekvenční multiplex OFDM: a) základní koncepce vysílače a přijímače; b) ilustrace převodu vstupního sériového rychlého datového toku na pomalý paralelní tok; c) frekvenční spektrum ortogonálních subnosných vln

Na přijímací straně jsou dílčí subnosné vlny separátně demodulovány a demodulované složky jsou převedeny do původní sériové podoby. Odolnost vůči ISI lze ještě dále zvětšit aplikací ochranného intervalu GI (Guard Interval), vkládaného mezi jednotlivé datové symboly, v němž se eliminuje časový rozptyl signálů z různých drah šíření.


Na obr. 3a je znázorněna základní koncepce systému OFDM. Obr. 3b ilustruje převod rychlého sériového datového toku na pomalý paralelní tok, a to pro případ osmi subnosných vln. V praxi je však počet subnosných podstatně větší; tak například standardů IEEE 802.11a je to 52 subnosných, u digitálního rozhlasu DAB dokonce 1536 subnosných atd. Na obr. 3c je

znázorněno frekvenční spektrum několika subnosných vln systému OFDM. Ortogonalitu zřejmě zajišťuje rozestup mezi nosnými o velikosti  $Df_c = f_s = 1/T_s$ .

Implementace systému OFDM v podobě podle obr. 3a je vzhledem k potřebnému velkému počtu dílčích modulátorů a demodulátorů pro praxi nevhodná. Ke generaci kompozitního signálu OFDM ve vysílači lze však využít inverzní Fourierovu transformaci IFT, resp její zdokonalenou variantu IFFT (Inverse Fast Fourier Transform), využívající některý vhodný algoritmus pro výrazné urychlení potřebných výpočtů. Podobně v přijímači lze realizovat demodulaci velkého počtu subnosných vln pomocí přímé rychlé Fourierovy transformace FFT. Velkosériovou výrobu potřebných procesorů IFFT a FFT soudobá monolitická technologie již bez problémů zvládá, takže uvedenou techniku lze efektivně nasadit do praxe.

### Turbo kódy pro systémy 3G a B3G

Na obr. 4 je znázorněno základní uspořádání turbo kodéru, specifikovaného institucí 3GPP (3G Partnership Project) pro standardy mobilní komunikace 3. generace (UMTS aj).



Obr. 4 Turbo kodér určený evropskou institucí 3GPP pro celulární standardy 3G

Kodér je složen ze dvou základních paralelně řazených 8-stavových rekurzivních systematických (RSC) kodérů, oddělených pseudonáhodným (PN) prokladačem. Výstupní zakódovaná data kodéru, procházející dále rádiovým kanálem, se potom skládají ze sekvence originálních vstupních datových bitů následovaných paritními byty, generovanými v obou základních kodérech. Uvedená koncepce díky synergetické kooperaci obou dílčích kodérů přispívá k podstatně většímu kódovému zisku, než by poskytoval prostý součet zisků těchto kodérů. Turbo dekodér se skládá rovněž ze dvou základních dekodérů, pracujících v režimech s tzv. měkkým vstupem a výstupem SISO (Soft Input-Soft Output). Vlastní dekodování zde probíhá v několika iteračních krocích, při nichž se postupně redukuje zbytková chybovost přijímaného signálu. Kódový zisk poskytovaný turbo kódy je potom v souhrnu až o 3 dB lepší, než u nejlepších konvolučních resp. blokových kódů.

**Přehled nejdůležitějších celulárních systémů 3G a rádiových sítí W LAN**

V tab. 1 jsou shrnuty nejdůležitější parametry rádiového rozhraní hlavních celulárních standardů 3G. Podobným způsobem jsou v tab. 2 uspořádány některé důležité parametry rádiových lokálních sítí W LAN.

	<b>WCDMA</b>	<b>cdma2000</b>	<b>TD-SCDMA</b>
hlavní standardy celulárních sítí 3G, určených pro totální pokrytí velkých území			
přístup	DS-CDMA	DS-CDMA	TDMA / DS-CDMA
kanál. kódování	konvoluční (turbo)	konvoluční (turbo)	konvoluční (turbo)
nosná vlna	≈ 2 GHz	≈ 2 GHz	≈ 2 GHz
modulace	DL: QPSK; UL: BPSK	DL: QPSK; UL: BPSK	QPSK; 8-PSK (2 Mb/s)
šířka pásma	5 * 2 MHz	1,25*2 MHz / 3,75*2 MHz	1,6 MHz
čipová rychlost	3,84 Mchip/s	1,2288 / 3,6864 Mchip/s	1,28 Mchip/s
max. dat. rychlost	2 Mbit/s	2,4 Mbit/s	2 Mbit/s

Tab. 1 Přehled parametrů rádiového rozhraní nejdůležitějších celulárních standardů 3G

parametr	<b>802.11b (WiFi)</b>	<b>802.11a</b>	<b>802.11g</b>	<b>HiperLAN2 (EU, US) HiSWAN (Jap)</b>
hlavní standardy sítí WLAN, určených pro pokrytí malých lokalit s vysokou intenzitou provozu a s potřebou velmi rychlých datových přenosů (řádu až desítek Mbit/s)				
frekvenční rozsahy	2,412-2,472 GHz (EU) 2,41-2,462 GHz (US)	5,150-5,350 GHz 5,725-5,825 GHz (US)	2,41-2,472 GHz (EU) 2,41-2,462 GHz (US)	5,15-5,35 GHz a 5,47-5,725 GHz (EU); 5,15-5,35 GHz a 5,725-5,825 GHz (US)
modulace	DBPSK DQPSK (CCK, PBCC)	BPSK, QPSK, 16 QAM, 64 QAM, OFDM	BPSK, QPSK, 16 QAM, 64 QAM, OFDM	BPSK, QPSK, 16 QAM, 64 QAM, OFDM
přístup	CSMA/CA	CSMA/CA	CSMA/CA	TDMA
duplex	TDD	TDD	TDD	TDD
šířka pásma na kanál	1 MHz (FHSS) 25 MHz (DS-SS)	20 MHz (OFDM)	20 MHz (OFDM)	20 MHz
max. dat. rychlost	11 Mbit/s	54 Mbit/s	54 Mbit/s	54 Mbit/s
maximální vysílaný výkon / dosah	100 mW / 100 m	40 mW (dolní kanály) 200 mW (střed. kanály) 800mW (horní kanály)	100 mW / 30 m	–

Tab. 2 Přehled parametrů rádiového rozhraní nejdůležitějších rádiových lokálních sítí W LAN

**Závěr**

V tomto příspěvku jsou stručně charakterizovány hlavní systémy pro pozemní mobilní komunikaci třetí vývojové generace (3G). Pozornost je zaměřena hlavně na technologii jejich rádiového rozhraní, umožňující neustálé zvyšování uživatelských přenosových rychlostí, zvyšování kvality a rozšiřování sortimentu nabízených služeb.

## Perspektivy e-learningu

Ing. Vlastimil Bejček, CSc.

Centrum vzdělávání a poradenství Vysokého učení technického v Brně

[bejcek@cvp.vutbr.cz](mailto:bejcek@cvp.vutbr.cz)

<http://www.cvp.vutbr.cz>, <http://www.c-agency.cz>

mobil: 603 426 627

tel.: 541 145 105

V této prezentaci se zabývám současností a možnou budoucností vzdělávacího procesu a ukazateli, které mohou být rozhodující právě při volbě Vaší strategie školy/podniku.

### I. VZDĚLÁVACÍ PROCES

Záměrně se krátce zdržím u vzdělávacího procesu. Uvažovat o e-learningu pouze jako o výukovém multimediálním modulu bez znalosti toho, v jaké souvislosti je používán, v jakém LMS je implementován, jak je tento systém a nástroje dostupný pro uvedenou cílovou skupinu, po jakou dobu, s jakou podporou, jakou logistiku má celý vzdělávací proces - je jako hodnotit kvalitu motoru v automobilu. Myslím si, že toto přirovnání je možné – vzdělávací modul je motorem celého procesu, ale jak rychle, jak bezpečně a pohodlně, zda sami s naší kvalifikací nebo s řidičem, spolujezdci atd. se dostaneme k cíli, to záleží již na kvalitě celku – celého auta, tedy koncepci e-learningu.

*„Skutečná síla e-learningu není v poskytování informací kdykoliv, odkudkoliv a komukoliv, ale v jeho možnostech poskytovat správné informace správným lidem ve správném čase a na správném místě.“*

### II. PROČ a KDY E-LEARNING

I když momentálně tuto formou vzdělávání nerealizujete a následující výčet výhod a přínosů Vás nepřesvědčí, dříve či později se budete muset tímto fenoménem zabývat, ať už se využítí informačních a komunikačních technologií ve vzdělávání bude jmenovat jakkoliv.

E-learning se uplatní zejména ve

- vzdělávacích institucích
- v organizacích, které potřebují vyškolit nebo přeškolit (rekvalifikovat) v krátkém čase velký počet pracovníků (zakládání nové pobočky, přechod na nový informační systém, zavedení nového výrobku nebo služby, harmonizace vnitropodnikových postupů a předpisů, atp.)
- v oborech, ve kterých se znalosti rychle mění
- v organizacích, které operují na velkých územích, mají odloučené pobočky
- tam, kde je nutné redukovat náklady spojené se vzděláváním zaměstnanců (cestovné, ubytování, cestovní náhrady)
- u pracovišť s nepřetržitým provozem, resp. s vysokým pracovním zatížením
- u pracovišť s vysokou fluktuací
- u pracovišť, kde se zaměstnanci obtížně uvolňují ze zaměstnání

Škole/organizaci může e-learning přinést:

- konzistentní předávání informací velkému počtu studentů/zaměstnanců v krátkém čase

- kontrolu průběhu vzdělávání, včetně stupně osvojení předepsaných poznatků nebo dovedností
- možnost individuálního vzdělávání, realizace individuálních studijních plánů
- přechod k osvojení dovedností a znalostí
- možnost realizovat celoživotní vzdělávání, kvalifikace a rekvalifikace
- usnadnění a přístup ke speciálním znalostním kurzům organizace (jejich uchování, modifikaci...)
- snížení nákladů
- zkrácení doby nepřítomnosti na pracovišti z důvodu vzdělávání
- snížení nákladů na lidské i hmotné zdroje potřebné pro vzdělávání
- uspokojení většího počtu zákazníků

Učiteli umožní:

- individuální přístup ke studentům
- integraci výukových zdrojů
- týmovou práci a spolupráci při vývoji studijních jednotek
- customizaci studijních materiálů
- šíření výukových zdrojů a zkušeností

Studentům přinese:

- časovou a prostorovou flexibilitu
- volbu individuálního studijního tempa
- možnost výběru oblastí, kterými se chtějí nebo potřebují věnovat do větší hloubky nebo se chtějí k nim vracet
- otevřený přístup k zdrojům vzdělávání - možnost kdykoli se vracet k již absolvovaným částem studijního programu
- možnost mezioborového vzdělávání
- možnost využití kolaborativního učení - spolupráce ve virtuálních třídách
- podporu odpovědnosti každý sám za sebe

Shrnutí výhod E-learningu:

- využití Internetu jako komunikačního kanálu
- maximální flexibilita
- přístup kdykoli a odkudkoli
- individuální načasování studia
- jednoduchý přechod od pilotního k plošnému nasazení
- škálovatelnost řešení dle požadovaného rozsahu
- vysoká efektivita řešení pro rozsáhlá nasazení
- úspornost řešení z dlouhodobého hlediska
- bezproblémová slučitelnost s klasickými technologiemi vzdělávání

Některé možnosti využití e-learningu:

- interní firemní školení (SW aplikace, nové produkty, firemní procesy)
- školení externistů (distributoři, dodavatelé, zákazníci)
- státní správa a samospráva (školení nových předpisů, jednání s klienty)
- školství (řešení kapacitních problémů, celoživotní vzdělávání)

Je rozdíl, zda dosáhneme cíle s trabantem nebo Ferrari. Pojdme se ale věnovat střední kategorii. Vy čtenáři/posluchači, buď jste již rychlé výkonné řešení osedlali, nebo ochutnali požitky z jízdy na menším, levném řešení. Pro ostatní krátce naznačím, kde hledat, v jakých cenových kategoriích, s jakou výbavou, servisem, jak jsou připraveny cestičky (dálnice?).

### III. VOLBA ŘEŠENÍ

Tak jako při volbě auta, nejprve hledejme možné varianty při volbě e-learningového řešení:

a) na penězích nezáleží, je to prestižní záležitost, když model neumím řídit, najdu a zaplatím si řidiče  
vybírám si silný motor – ostatní podle chuti v té nejlepší výbavě  
když mne model omrzí/nevyhovuje/zastará – vyberu si jiný  
varianty – mám drahý model ale nefunguje servis – přechod na jinou značku  
možnosti – outsourcing, hostovaná řešení

b) kupuji model poprvé  
této variantě se budeme věnovat podrobněji

c) model mi vyhovuje, hledám vyšší třídu  
flexibilní, robustní konfigurovatelná řešení

d) zkusím, jak provoz nějakého auta přinese mně/rodině užitek  
na základě zkušeností – zvážení výdajů a užitku si dovolím koupit dražší model  
volba na základě vlastní zkušenosti

#### **Kupuji model poprvé**

Této variantě se budeme věnovat podrobněji a položíme si několik otázek.

### INFORMAČNÍ ZDROJE

1. Co vím o e-learningu? (e-Learning Academy)
2. Kde hledat informace? (konference, portály, prodejci řešení)
3. Sledování trendů, výměna informací, Flashe

### NABÍDKA

1. Kdo mi vytvoří nabídku?
2. Na co si mám tzv. dát pozor?

Tady se dostáváme k tomu, co mám dodavateli sdělit, aby mi mohl nabídnout to co potřebuji?

#### **Jaká zadání slyšíme?**

My chce jít do e-learningu

Píšeme projekt a je to příležitost získat peníze

Je to moderní

Chceme „evidovat“ úlohy studentům

Poslal mně ředitel abych „to“ omrkl

### **„Vzorové zadání“ souvisí s celkovou strategií školy.**

**Jak ji připravit** – tomu je věnováno ICT FÓRUM 2005

Jednou z dílčích strategií je strategie školy/firmy v oblasti informačních a komunikačních technologií. Na jaké otázky bychom si tedy měli odpovědět? (výčet není záměrně úplný)

#### **LIDSKÉ ZDROJE**

1. Kdo se zabývá strategií v oblasti vzdělávání? (ředitel, zástupce pro pedagogiku, ICT koordinátor? – tým)
2. Projekt – milníky, zdroje, výstupy, ....

#### **VÝUKOVÉ ZDROJE**

1. Jaké mám k dispozici?
2. Kdo je bude tvořit, jak, čím?
3. Kde nakupovat, hledat, spolupracovat?

#### **FINANCE**

1. Jaká je maximální hranice jednorázové investice?
2. Roční licenční / servisní poplatek?
3. Kolik hodlám investovat do vývoje vlastních studijních modulů/jednotek?
4. Za kolik předpokládám nakoupit výukových modulů?
5. Investice do školení? („S“ SIPVZ)
6. Kde na to vezmu? Jaké jsou potenciální finanční zdroje? (SIPVZ, EU Programy)

### **IV. SYSTÉMY PRO ŘÍZENÍ VÝUKY**

#### **LMS- Learning Management System**

Systém, který mj. zpřístupňuje, řídí, sleduje a reportuje interakce mezi studentem a obsahem, studentem a tutorem. Systém zajišťuje především registraci studentů, sledování jejich studia, výsledků testů a oznamuje ukončení kurzů. Tutor má možnost ověřovat znalosti studentů.

LMS má následující hlavní funkce:

- Správa informací o znalostech studentů/zaměstnanců, vyhodnocování efektivity vzdělávání, hledání vnitřních rezerv pro nové úkoly, poskytování informací o vzdělávání, ...
- Plánování a zveřejňování vzdělávací nabídky, vytvořené na základě podnikových záměrů a cílů a jejich promítnutí do personalizovaných plánů osobního rozvoje.
- Vznášení požadavků, schvalovací proces, registrace studentů, automatické potvrzování registrace, připomínání vzdělávacích aktivit, objednávky, externích školení a lektorů, fakturace za školení, ...
- Správa informací o vybavení pro vzdělávání, technice a učebnách, o lektorech, o školicích materiálech, ...
- Personalizované dodávky vzdělávacích služeb (klasická i elektronická školení, diskusní fóra s experty, literatura, ...).
- Hodnocení - systém v kurzu kontroluje, jestli má student potřebné vstupní znalosti a monitoruje studentův výkon, testuje a vyhodnocuje testy, na základě dosaženého stupně znalosti uděluje a spravuje certifikace.

K základním funkcím našich systémů pro podporu a řízení vzdělávacích aktivit patří:

- správa studentů
- správa kurzů
- katalog kurzů
- správa fyzických učeben
- studijní plány
- sledování hodnocení studentů
- testování a přezkušování studentů
- správa přístupových práv
- online i offline výuka
- autorský nástroj k vytváření a úpravě kurzů

V prezentaci se krátce zmíním o LMS dostupných na českém trhu.

## **V. AUTORSKÉ NÁSTROJE A METODIKA PŘÍPRAVY**

### **Autorské nástroje – nástroje pro tvorbu studijních opor a metodika přípravy**

Pro výběr správného nástroje či aplikace na vytvoření e-learningového kurzu je nutné vždy předem zvážit, co vše od kurzu očekáváte a požadujete. Je důležité vědět v jakém prostředí a v jakém LMS budou kurzy provozovány, jaké by mělo být ovládání kurzu, úroveň grafické vyspělosti a interaktivity.

Poslední dobou směřují trendy ve vývoji e-learningových kurzů k použití množství obrázků a grafiky různého druhu, často se využívá ilustračních animací. Z důvodu názornosti a praktičnosti se používají interaktivní prostředí, která simulují práci s opravdovou aplikací a průvodci, kteří zadávají studentům úkoly a rovnou také kontrolují a komentují jejich práci.

Metodika přípravy obsahu zahrnuje 4- vrstvý model vzdělávání (4-Tier Learning Model, zdroj IBM)

#### **Učit se z informací**

První úroveň předpokládá vytvoření povědomosti, základního přehledu o určité problematice. Strategií pro získání této úrovně znalostí je učení se z dostupných (poskytnutých informací) formou čtení, poslouchání či prohlížení. Metodou učení mohou být webové stránky, na webu umístěné studijní materiály, konference, videa.

#### **Učit se z interakce**

Cílem druhé úrovně učení je získání znalostí. Odpovídající strategií je získání těchto znalostí z interakce ( prostudovat, vyzkoušet, simulovat). K efektivním metodám získávání patří interaktivní učení, simulace, hry, Computer Based Training (CBT), interaktivní hry, koučování a řešení modelových situací. Vhodnou technologií jsou multimédia.

#### **Učit se ze spolupráce**

Podstatou třetí úrovně je využití znalostí a dovedností v reálných situacích. Strategií je zde učení se ze vzájemné spolupráce, předpokládá prodiskutování situace a realizace společně nalezeného řešení. Vhodnou metodou jsou virtuální třídy, on-line konference, e-laboratoře,

týmová spolupráce. Předpokladem pro využití je kolaborativní technologie. (př. MS Learning Gateway, SharePoint Portal Server, atp.)

### Učit se z kolokace

Čtvrtá úroveň učení usiluje o aplikaci získaných znalostí a dovedností. Strategie tohoto učení vychází z kolokace (být spolu, budovat komunikaci a vztahy, společně prožívat a společně jednat). Vhodnými metodami je učení se ze zkušeností, mentoring, hraní rolí, koučování, případové studie, předpokládají tradiční výuku tváří v tvář v učebně.

## VI. TRENDY VE VZDĚLÁVÁNÍ

Vyjděme z těchto reálných údajů:

- Podíl společností na trhu využívajících ICT ve vzdělávání (včetně internetu) 48%-55%
- Růst trhu v informačních a komunikačních technologiích (od roku 2002) 300%
- Podíl elektronických kurzů 58%-65%
- Připojení k internetu 24% obyvatel  
ČR starších 15 let (prosinec 2004)
- Meziroční nárůst prodeje PC v EMEA 17,2%  
(zdroj průzkum IDC)

Z těchto čísel lze vyčíst, co je možné v dalších letech očekávat:

[1] Rostoucí podíl ICT ve výukovém procesu, řídicí práci, komunikaci

[2] Rostoucí význam komplexních (portálových) řešení

[3] Rostoucí úlohu Rapid e-learningu (JIT řešení)

## VII. VZDĚLÁVACÍ PROGRAMY A PROJEKTY

V prezentaci jsou představeny následující aktivity

- MS IT Academy Program a Partneři ve vzdělávání
- e-Learning Academy
- doplňující pedagogické studium
- kurzy celoživotního vzdělávání

## VIII. ZÁVĚR

Příspěvek na semináři Perspektivy elektroniky je výzvou k využití technologie e-learningu, neklade si za cíl detailně informovat o celé šíři problematiky, pouze zdůrazňuje některé aspekty při volbě vzdělávací strategie. Důraz je kladen na komplexní pojetí. Trabanta a Ferrari snad každý z nás od sebe rozezná. V ostatních kategoriích bude volba složitější, všechna řešení mají většinou nablýskanou kapotu. Také má z nás každý jiné požadavky, chutě závodit či prodírat se horským terénem nebo pouští, někdo hledá obojživelná řešení. Každý má jinak hluboko do kapsy. Tady lze doporučit jediné. Nabídku řešení si nechte udělat alespoň od toho, kdo jednou řídil. Ale najdete i obchodníky, kteří v obleku a kravatě přesvědčují zákazníky pro koupi dražšího modelu, aniž by jej sami zvládli. Tady bych si nechal poradit od mechanika v zamaštěné kombinéze. Strategii si musíte zvolit a obhájit sami. Při jejím vypracování Vám přeji hodně kvalitních zdrojů, konzultantů a hlavně vytvoření týmu, který podpoří a bude se modernizací vzdělávacích procesů systematicky zabývat.

## **Automatizované měřicí systémy se sběrnici GPIB, USB**

Doc. Ing. Jaroslav Roztočil, CSc.

ČVUT Praha

### ***Anotace***

*Přednáška je zaměřena na rozbor automatizovaných měřicích systémů, které využívají rozhraní GPIB a USB, možnosti jejich integrace a způsoby programování v operačních systémech MS Windows a Linux. První část popisuje základní vlastnosti a technické parametry rozhraní GPIB v souladu se standardy IEEE 488.1 a IEEE 488.2. Druhá část stručně charakterizuje rozhraní USB definované specifikacemi USB 1.1 a USB 2.0. Ve třetí části přednášky jsou diskutovány možnosti využití zmíněných rozhraní při návrhu a integraci automatizovaných měřicích systémů. Čtvrtá část je věnována možnostem praktického programování měřicích systémů v operačních systémech MS Windows a Linux, zejména využití technologie VISA.*

Další materiál k této prezentaci je možno stáhnout ze stránek semináře

**<http://www.spseroznov.cz/persp05.php3>**

## Automatizované měřicí systémy a jejich programování v prostředí VEE

Ing. Martin Šimůnek

ČVUT Praha

### Anotace

*VEE (Visual Engineering Environment) je grafické vývojové prostředí pro programování měřicích, testovacích a řídicích systémů, které umožňuje vytváření programového vybavení grafickým způsobem. Vývoj měřicího či řídicího programu v grafickém vývojovém prostředí spočívá v sestavení blokového diagramu z předdefinovaných objektů a jejich propojení cestami signálových toků. To oproti klasickému způsobu programování na úrovni jazyků umožňuje podstatným způsobem urychlit vývoj i odladění aplikačního programu jak pro jednoduché, tak i pro velmi složité měřicí a řídicí aplikace. Zejména snadné naprogramování uživatelského rozhraní, testovacích sekvencí a ovládání přístrojů po sběrnici přináší výrazné zvýšení produktivity. VEE obsahuje vlastní interní překladač, je možné vytvořit panel uživatelského rozhraní tak, aby vývojové schéma nebránilo přehlednosti. Zároveň je možné vytvořit definitivní verzi programu, která je „pouze“ spustitelná, ale již nelze upravovat program. Vznikne tedy ekvivalent \*.exe.*

*Otevřenost VEE v prostředí Windows umožňuje vzájemnou spolupráci aplikací, a tím nalezení optimální cesty pro tvorbu samotného programu, ale i sběru a zpracování dat v procesu.*

*V programech vytvořených ve VEE lze volat programy v C/C++ a naopak v programech vytvořených v C/C++ lze volat HP VEE např. při vytváření panelů, přístrojů či uživatelských panelů.*

*VEE umožňuje komunikaci po sběrnici GPIB, USB a RS 232, podporuje VXIplug&play ovladače a propojení přístrojů přes LAN.*

*Přímo jsou podporovány zásuvné měřicí desky od několika firem.*

*Jednotlivé objekty prostředí, jež jsou k dispozici uživateli, umožňují generování a sběr dat, matematické zpracování a analýzu naměřených hodnot, ukládání či předávání dat na různá výstupní zařízení, řízení běhu programu, komunikaci s ostatními aplikacemi pod Windows (databáze, tabulkové procesory atd.) a vlastní grafickou prezentaci výsledků. Data je možné zpracovávat interními skripty MatLabu, takže možnosti vnitřní analýzy dat jsou dostatečné.*

*Mimo předdefinovaných objektů je možné vytvářet i uživatelské objekty, a to nejen jako podprogramy vytvořené přímo v tomto vývojovém prostředí, ale i jako podprogramy napsané v některém z programovacích jazyků, které se připojí jako DLL knihovna. Z té lze pak volat příslušné uživatelské funkce. Dále je možné do blokového*

diagramu začlenit též objekty, které spouští ".exe" soubory a komunikují s nimi se všemi výhodami, které umožňuje uživatelské prostředí Windows.

Jako nevýhodu VEE můžeme uvést poměrně dlouhou dobu odezvy na požadavek vstupu do běhu programu. Zapojení nepodporovaného HW do vlastního programu není snadné a vyžaduje značné zkušenosti.

Pro měřicí a řídicí aplikace existuje řada různých vývojových produktů, které zjednodušují tvorbu uživatelské aplikace. Při výběru je třeba dbát na spolupráci SW a HW, neboť velmi často se prostředí tváří jako univerzální, ale využití HW, který není prostředím přímo podporován, může být zbytečně komplikované..

Další materiál k této prezentaci je možno stáhnout ze stránek semináře

**<http://www.spseroznov.cz/persp05.php3>**

## Počítačové experimenty s podporou SPICE

ing. Zdeněk Biolek, Ph.D.

SPŠE Rožnov p.R., Školní 1610, 756 61 Rožnov p.R.

[biolek@spseroznov.cz](mailto:biolek@spseroznov.cz)

### Abstrakt

*Příspěvek popisuje některé zkušenosti s výukou elektrotechnických předmětů pomocí standardu SPICE.*

### O jednom problému při výuce elektrotechniky

V [1] jsou popsány některé problémy, které v dnešní době vznikají při výuce elektrotechnických předmětů. Většina z nich může mít svůj původ v tom, že velká část studentů nemá dostatečnou „obvodářskou“ zkušenost, tj. praktickou zkušenost se zapojováním součástek do smysluplného celku. Důsledkem je to, že **student neumí přečíst elektrotechnické schéma**. Schéma je vnímáno jako pouhý obrázek, jako „bitmapa“ bez vnitřní logiky.

Vynikajícím nástrojem k procvičení a upevnění poznatků získaných v předmětech elektrotechnického zaměření se stává (v rukou schopných pedagogů) simulátor elektrických obvodů. Počítačový experiment může být pro studenta skutečně lákavou alternativou, jak si odzkoušet dané zapojení a nevzít přitom do ruky ani páječku. Přímo na počítači si může vyzkoušet, za jak dlouho po zapnutí bude jeho oblíbený zesilovač připraven k činnosti a na které součástce tato doba závisí. Může si „zaexperimentovat“, co se stane, když nahradí vadný tranzistor jiným typem s mírně odlišnými vlastnostmi. Může si zkusit, zda bude jeho výrobek stále ještě fungovat, když ho přemístí z obývacího pokoje do nevytopené garáže.

Mnohé simulátory umí načíst informace o elektrickém obvodu nejen v grafické podobě, tj. jako schéma, ale i v podobě textového souboru, tzv. netlistu SPICE. Jakkoliv složité zapojení sestavené z libovolných elektrických součástek lze popsat textovým souborem, ze kterého je simulátor schopen vypočítat a zobrazit, jak se toto zapojení bude chovat.

Vzijme se však do myšlení studenta, kterého simulátory docela zaujaly. Tento student si zcela jistě položí následující otázky:

Existuje nějaký rozumný důvod, proč bych se měl učit jakýsi textový standard SPICE? Vždyť psaní textových příkazů není ani zdaleka tak příjemné jako kreslení schématu v editoru! Jakmile se konečně objeví rozumný program, který sám vypočítá a zobrazí všechno, co se v obvodu děje, aniž bych ten obvod musel stavět, objeví se i pedagog, který mě nutí zadávat zapojení v jakési textové podobě!

Tyto otázky jsou zcela namístě. Odpovědět si na ně musí jak studenti, tak i pedagogové.

Odpověď pro studenty: Když budete ovládat zásady SPICE (mimochodem jsou velmi jednoduché a srozumitelné),

- naučíte se světový standard. V tomto formátu publikují modely svých součástek všichni přední výrobci. Z toho důvodu si můžete stáhnout z Internetu SPICE model téměř jakékoliv součástky (tranzistory, diody, nejrůznější

integrované obvody, ale i elektronky, rozmanitá čidla aj.) a odzkoušet si zapojení s touto součástkou na svém počítači.

- můžete si schéma zapojení, které jste nakreslili ve svém oblíbeném programu pro automatický návrh plošných spojů, exportovat do netlistu SPICE a tento použít jako vstupní soubor pro simulátor. Export do simulačního programu přes formát SPICE může být mnohdy jedinou rozumnou možností, jak si odsimulovat činnost zapojení nakresleného v některém editoru pro návrh plošných spojů (systémy typu EAGLE apod.).
- naučíte se časem lépe číst elektrické schéma a také mu lépe rozumět.

Pro studenty by mohly být motivační první dva důvody, třetí důvod je však nejpodstatnější a měli by mu věnovat pozornost hlavně učitelé.

Odpověď pro pedagogy: Činnost při vytváření netlistu SPICE téměř doslova kopíruje postup při fyzickém sestavování obvodu s páječkou v ruce, což je právě ta tvůrčí činnost, která v dnešní době tak chybí.... Jsme totiž nuceni zapojení nejprve analyzovat v tom smyslu, že vyhledáváme všechny napěťové uzly a pak postupně zapisujeme, ke kterým uzlům jsou připojeny vývody jednotlivých součástek. Práce s textovou podobou zapojení má tedy výhodu, že zviditelňuje vnitřní provázanost jednotlivých prvků mezi sebou a že zapojení přestáváme vnímat jako nedělitelný celek, jako celistvý „obrázek“ bez vnitřní logiky. Při vytváření netlistu jsme také automaticky vedeni ke správnému „obvodářskému“ myšlení tím, že se soustředíme jen na to, co je nezbytné pro funkčnost. Informace, které jsou z hlediska funkčnosti nepodstatné, totiž v netlistu vůbec nejsou (způsob tvarování přívodů součástek, jejich fyzická orientace, způsob zalamování spojovacích vodičů apod.).

## Co je to SPICE?


SPICE je zkratka z anglického „Simulation Program with Integrated Circuits Emphasis“, což volně přeloženo znamená „Simulační program použitelný zejména pro integrované obvody“.

SPICE označuje určitou třídu programů pro simulaci činnosti elektrických obvodů, ale také formát dat, se kterými tyto programy pracují.

Mezi simulační programy standardu SPICE dnes patří např. PSPICE, CADENCE-SPICE, H SPICE, SmartSPICE a další. S datovým formátem SPICE je kompatibilní řada dalších simulátorů jako je např. MicroCap. Simulační program načítá data popisující elektrické zapojení a podle pokynů provádí požadované typy analýz.

Data bývají soustředěna do textového souboru zvaného *netlist*. Tento soubor obsahuje úplný popis obvodu a příkazy pro simulátor.

Netlist se načte do simulátoru, který tak dostane data o elektrickém obvodu a zároveň i příkazy, co má s těmito daty udělat.



Obr. 1: Spolupráce mezi netlistem a simulátorem

Z obr. 1 je možno vyčíst obecnou strukturu netlistu ve formátu SPICE.

**Hlavička** je povinný řádek, který slouží pouze pro dokumentační účely a nemá vliv na průběh simulace.

**Popis obvodu** je část netlistu, ve které jsou popsány vlastnosti všech součástek analyzovaného obvodu a způsob jejich vzájemného propojení.

**Příkazy pro řízení simulace** říkají simulátoru, který typ analýzy se má spustit, s jakými parametry a co se má s výsledky udělat.

Netlist je ukončen příkazem **.end**.

V této struktuře mají své pevné místo pouze hlavička a ukončovací příkaz „.end“. Řádky obsahující popisná data a příkazy pro simulátor mohou být mezi sebou libovolně „promíchány“. Pro lepší čitelnost netlistu se však doporučuje zachovávat přehlednou strukturu podle obr. 1.

Všechny SPICE-kompatibilní simulátory čtou příkazy pro řízení simulace z netlistu. Většinou simulátorů je navíc možno zadat tyto údaje pohodlně přes grafické rozhraní, do kterého se údaje z netlistu načítají pouze jako editovatelné položky. V některých případech je proto možno řídicí příkazy z netlistu úplně vynechat, jak je tomu např. u simulačního programu MicroCap. Řídicí sekce netlistu se pak generuje automaticky až po ukončení první simulace, po každém dalším simulačním běhu se sama aktualizuje (viz obr. 1).

## Jak vyučovat SPICE?

Před studenty je potřeba postavit **cíl**, učitel si musí zvolit vhodnou **metodu** (= cestu) a opatřit si odpovídající **prostředky**.

**Cíl**, který by mohl zaujmout, je rozebrán výše v odpovědi pro studenty.


**Metoda** se drží jednoduchosti a názornosti. Zvolili jsme tento postup:

Nejprve je nutné naučit studenty vytvořit netlist podle skutečného zapojení nebo podle jeho schématické předlohy. Tento postup odpovídá potřebám praxe a navíc čeká na konci odměna – zajímavé výstupy ze simulátoru. V další fázi je vhodné postup obrátit a studenti kreslí schéma podle předloženého netlistu. Výsledek nemusí být jednoznačný a schéma je navíc nutno „učesat“, což jsou prvky, kterých může zkušený pedagog mnohostranně využít.

**Prostředky** jsou v našem konkrétním případě obvodový simulátor MicroCap a učební texty [2] „šité na míru“.

### Postup „grafika →netlist“

Dejme tomu, že bychom chtěli provádět pokusy se zapojením podle obr. 2. Na volné svorky bychom nejprve připojili zdroj stejnosměrného napětí (např. plochou baterii 4,5V) a zajímalo by nás, jakým způsobem se budou po připojení zdroje ustalovat napětí a proudy.




Obr. 2: Příklad skutečného obvodu

Vytvoříme schéma zapojení, vyhledáme a vyznačíme v něm všechny napěťové uzly. V naší ukázce na obr. 3 jsou za jména uzlů zvolena čísla 1, 2 a 3. Každý obvod musí obsahovat referenční uzel 0 (zem), vůči kterému se vztahují napětí ostatních uzlů.

V této klíčové fázi vyžadujeme, aby studenti používali pracovní sešity. I když žijeme v „počítačové věku“, stále ještě existují oblasti, ve kterých jsou papír a tužka těmi nepraktičtějšími pomůckami.

Podle pravidel SPICE postupně vytvoříme netlist. Výsledek je na obr. 4.



Obr. 3: Schéma zapojení s vyznačením uzlů

Uvodni prikklad

\*  
\*

Vzdroj 1 0 4.5V

Ls 1 2 10mH

Rs 2 3 1k

Rp 3 0 3.3k

Cp 3 0 220nF

\*Tady by byly prikazy

+ pro rizeni simulace

.end

Obr. 4: Netlist SPICE

První řádek je povinná hlavička, poslední řádek obsahuje ukončovací příkaz. Řádky začínající hvězdičkou (\*) jsou komentáře a vše ostatní je popis vlastního zapojení.


Znak „+“ na začátku řádku znamená, že tento řádek je pokračováním řádku předchozího. Interpret SPICE jej vyhodnotí jako znak pro sčítání textových řetězců. Netlist může být těmito značkami udržován v čitelné podobě i v případech, kdy příkaz přesáhne svou délkou obvyklou mez.

Netlist uchováváme v souboru, odkud si jej načte simulátor. Obvyklé přípony těchto textových souborů jsou CIR (circuit), LIB (library), CKT.

Zapojení podle obr. 3 se dá slovně popsat takto (sledujte přitom odpovídající řádky souboru SPICE na obr. 4):

- Napěťový zdroj  $V_{\text{zdroj}}$  je připojen kladnou a zápornou svorkou na uzly 1 a zem a má hodnotu napětí 4,5V.
- Induktor  $L_s$  je připojen mezi uzly 1 a 2 a má indukčnost 10mH.
- Rezistor  $R_s$  je připojen mezi uzly 2 a 3 a má odpor 1k $\Omega$ .
- Rezistor  $R_p$  je připojen mezi uzly 3 a zem a má odpor 3,3k $\Omega$ .
- Kapacitor  $C_p$  je připojen mezi uzly 3 a zem a má kapacitu 220nF.

Výsledek časové analýzy provedené na simulátoru MicroCap je na obr. 5.



Obr. 5: Výsledek časové analýzy

V naší ukázce figurují pouze pasivní RLC prvky a zdroj konstantního napětí. Formátem SPICE však lze popsat jakkoliv složité zapojení s libovolnými prvky, přičemž obecný princip zápisu je stejný jako v ukázce: na jednotlivých řádcích netlistu se vyjmenují všechny prvky schématu, přičemž struktura řádku se řídí uskupením

- jméno prvku
- seznam uzlů, ke kterým jsou připojeny jeho vývody
- vlastnosti prvku.

Ve SPICE tvoříme zapojení ze základních prvků a z tzv. podobvodů.


Mezi základní prvky patří pasivní (RLC prvky, zpožďovací linky) a polovodičové součástky (diody, tranzistory všeho druhu), zdroje napětí a proudu (nezávislé i řízené) a jiné (nelineární magnetické materiály, spínací prvky aj.).

Podobvod (angl. Subcircuit) je součástka, která vznikne zapouzdřením složitějšího celku, takže ji můžeme zapojovat do obvodu jako jeden prvek. Jako podobvody jsou např. modelovány celé čipy integrovaných obvodů (IO). Získáním takového modelu (např. od výrobce IO na Internetu) dostáváme možnost přímo si odzkoušet předpokládané chování součástky na simulátoru. Pomocí podobvodů SPICE si tak můžeme doplňovat knihovny simulátoru o modely dalších součástek.

### Hledání modelů na Internetu

Používat ke své práci SPICE – kompatibilní simulátor znamená mít možnost vyzkoušet si chování libovolné součástky, jejíž model najdeme na Internetu.

Podobvody SPICE dnes publikují všichni významní výrobci elektronických součástek. Průměrný vyhledávač vrací tisíce odkazů na současný výskyt klíčových slov „spice“ a „subcircuit“. Tyto odkazy většinou vedou na oficiální stránky výrobců součástek, na soukromé stránky těch, kdo s modely pracují a na stránky s nejrůznějším studijním materiálem.



Obr. 6. Výsledek vyhledávání na slova „SPICE“ a „subcircuit“


Podobvody je možno získat jako samostatné soubory nebo bývají součástí textu na stránce. V prvním případě stahujeme soubory, ve druhém musíme vytvořit nový soubor, do něhož umístíme text vybraný např. přes schránku. Můžeme se setkat i s podobvodem uvnitř katalogového listu ve formátu PDF.

Finální soubory s podobdou SPICE nemají unifikovanou koncovku, nicméně nejčastěji se setkáme s příponami LIB (library), CIR (circuit), MOD, MDL (model), TXT (text), FAM (family), SP, SP2, SP3 (SPICE). Soubory bývají často k dispozici jako archivy ZIP nebo jako samorozbalovací archivy EXE.

Některé firmy požadují před stažením souboru registraci. Většinou je vyžadována pouze e-mailová adresa.

### Postup „netlist → grafika“

Velmi zajímavé výsledky dává postup, kdy student zpětně vytváří z netlistu grafickou podobu schématu. Při této poměrně náročné práci se musí hodně přemýšlet o vnitřní logice zapojení. Výsledek navíc není jednoznačný, jak ukazuje obr. 7.



Obr. 7. Dvě ekvivalentní zapojení Wienova můstku

Ukázka úlohy, která zaměstná dva studenty:

*Každý z dvojice studentů vytvoří netlist popisující Graetzův usměrňovací můstek napájený zdrojem sinusového napětí  $24V_{ef}/50Hz$  a předá ho svému protějšku. Oba se pak pokusí zpětně rekonstruovat grafickou podobu zapojení včetně původního popisu uzlů a součástek. Nakonec se porovnájí původní a konečné verze schématu.*

## Simulátor

Základy SPICE je možno „trénovat“ na jakémkoli simulátoru kompatibilním s tímto formátem. Dobrou volbou je studentská verze obvodového simulátoru MicroCap (nyní ve verzi 8), která je zdarma k dispozici na internetových stránkách [www.spectrum-soft.com](http://www.spectrum-soft.com). Ovládání tohoto prostředí a mnoho dalších informací je v knize [3].

## Učební texty

Byly vytvořeny učební texty [2] „šité na míru“ potřebám vyučování SPICE na střední odborné škole. Při vypracovávání samostatných projektů, které jsou samozřejmě klasifikovány, smějí studenti využívat všech dostupných informačních zdrojů včetně těchto textů.

Z problematiky SPICE je v této učební pomůcce obsaženo jen to, co je nezbytně nutné pro splnění metodických cílů zmíněných výše. Přestože jsou uvedeny pouze nejzákladnější informace, vytvořil se nám obrovský prostor pro počítačové experimenty s nepřeborným množstvím zajímavých součástek, jejichž modely zdarma nabízejí výrobci na Internetu.

Náhled na obsah učebních textů je uveden v příloze.

## Závěr

Standard SPICE je zařazen do vyučovacích osnov na SPŠE v Rožnově p.R. již třetím rokem. Podle výše popsané metodiky se vyučuje v rámci předmětu Programové vybavení ve 4. ročnících oboru Elektronické počítačové systémy. V současné době celý učební blok SPICE včetně práce na závěrečném projektu zabírá 12 vyučovacích hodin strávených u počítače.

Formát SPICE může být učiteli dobrým pomocníkem v jeho úsilí naučit své studenty správně číst elektrická schémata. Sledujeme-li tento cíl, pak by bylo logické, kdyby se žáci s touto látkou setkali spíše už na začátku studia. V zásadě by to možné bylo, ovšem za cenu toho, že by se učil pouze tento formát bez následných simulací, které by se vyučovaly později. Experiment, který jsme provedli ve šk.r. 1998-99, totiž ukázal, že počítačové simulace elektrických obvodů je vhodné zařadit do výuky nejdříve v průběhu 3. ročníku studia [4]. Bylo by tedy potřebné promyslet, jak a čím studenty v této počáteční fázi motivovat.

## Literatura

[1] Biolek, Z.: SPICE jako pomůcka k porozumění schématu.

Seminář Perspektivy elektroniky, Rožnov p.R., 2003.

[2] Biolek, Z.: Úvod od SPICE pomocí programu MicroCap.

Učební texty SPŠE Rožnov p.R. Sensit Holding, Rožnov p.R. 2004












[3] Biolek, D.: Řešíme elektronické obvody aneb kniha o jejich analýze.

Ben – Technická literatura, Praha 2004, ISBN 80-7300-125-X

[4] Biolek, Z.: Podpora výuky základů elektrotechniky pomocí programu MC5.

Moderní směry výuky elektrotechniky a elektroniky.

Seminář teorie obvodů STO-7, Brno 1999.

## Fotovoltaika a výzkumné aktivity v České republice

A. Poruba, R. Bařinka, J. Řehák,

Solartec, s.r.o., Televizní 2618, Rožnov pod Radhoštěm, Česká republika  
Fyzikální ústav Akademie věd České republiky, Cukrovarnická 10, Praha 6

### Abstrakt

*Tento příspěvek sumarizuje vývoj a současnou situaci národní strategie v oblasti fotovoltaiky (FV) v České republice a zároveň podává přehled o existujícím FV průmyslu a některých výzkumných aktivitách v oblasti fotovoltaiky. Hlavní pozornost je věnována R&D aktivitám ve Fyzikálním ústavu AVČR, na ústavech fyziky českých vysokých škol a ve společnosti Solartec, který je jediným českým výrobcem solárních článků. Výzkum v oblasti fotovoltaiky v ČR je podporován jak z prostředků českých grantů, tak prostřednictvím evropských projektů. Zejména v posledních třech letech je znatelný nárůst FV instalací v ČR a to v důsledku státního programu MŽP "Slunce do škol".*

**Klíčová slova:** solární články z krystalického křemíku, FV výzkum, FV průmysl

### ÚVOD

Ačkoli historie R&D aktivit na poli fotovoltaiky v České republice sahá až do 80-tých let 20.století, kdy byl ve FzÚ AVČR prováděn základní výzkum amorfního křemíku, uplynulo více než 15 let, než se fotovoltaika stala zajímavým a perspektivním oborem pro širší komunitu a důležitým (či alespoň ne - zanedbatelným) odvětvím národní strategie.

Časový vývoj národní „podpory“ fotovoltaiky v ČR může být sumarizován následovně:

1.1.2000 – vyhlášení programu "Slunce do škol" (pro malé systémy na základní a střední školy),

1.1.2001 - 5% DPH pro FV systémy a komponenty

1.1.2001 - reformulace programu "Slunce do škol" (pro systémy až do 20 kWp na VŠ)

1.6.2002 - garantována výkupní cena elektřiny z FV systémů 6 Kč/kWh

1.1.2003 - 30% podpora investic pro FV instalace (2kWp pro privátní osoby, 20 kWp pro právnické osoby)

Zejména díky národnímu programu „Slunce do škol“ se fotovoltaika stává každodenní součástí života žáků a studentů všech typů škol a tak se dostává do širšího povědomí celé společnosti. Z hlediska budoucnosti jde o velmi důležitý aspekt.

Vznik fotovoltaického průmyslu v ČR je datován od roku 1993, kdy vznikly v Rožnově pod Radhoštěm dvě firmy: Trimex Tesla (firma pro řezání ingotů krystalického křemíku na křemíkové desky) a Solartec (výrobce solárních článků z krystalického křemíku). Ačkoli aktivity firmy Trimex Tesla klesly v posledních dvou letech v důsledku stěhování firmy do Itálie, obě firmy stále existují a zaujímají přední pozice FV průmyslu v ČR. Vedle těchto společností existuje ještě řada menších firem vyrábějících FV produkty. Celkový přehled firem a jejich výrobních aktivit je uveden níže:

**Solartec** – výrobce c-Si solárních článků a panelů do výkonu 50 Wp, návrh a instalace FV systémů

**Trimex** – výrobce křemíkových desek – řezání c-Si ingotů, (v roce 2002 se společnost začala stěhovat do Itálie, Brindisi – nový název firmy PTE)

**Poulek Solar** – výroba solárních trackerů – jednoosých "sledovačů" slunce (TRAXLE)

**Tetom, ELES, ...** – firmy vyrábějící solární panely z krystalických křemíkových článků převážně pro český trh

### VÝZKUMNÉ FV AKTIVITY V ČR

Následující přehled sumarizuje téměř všechna existující pracoviště v České republice zabývající se výzkumem či vývojem v oblasti fotovoltaiky:

- 1) Fyzikální ústav (FzÚ), Akademie věd České republiky (AVČR):
  - a) Oddělení tenkých vrstev (Dr. J. Kočka)
  - b) Oddělení optických krystalů (Dr. M. Vaněček)
- 2) české vysoké školy:
  - Karlova universita v Praze (Prof. J. Toušek)
  - České vysoké učení technické v Praze (Prof. V. Benda)
  - Vysoké učení technické v Brně (Prof. Z. Chobola, Prof. J. Šíkula)
  - Masarykova univerzita v Brně (Dr. P. Sládek)
  - Technická universita v Ostravě
  - ....
- 3) Průmysl:
  - Solartec s.r.o.

Laboratoře ve fyzikálním ústavu AVČR jsou vybaveny na velmi vysoké úrovni a jejich výzkumné aktivity zabírají velkou šířku od technologií výroby tenkovrstvých materiálů pro fotovoltaiku až po řadu diagnostických metod pro jejich charakterizaci. Fotovoltaikou se ve FzÚ zabývá více než 20 výzkumníků, doktorandů a diplomantů.

Většina výzkumných aktivit je podporována v rámci integrovaných evropských FV projektů. Na druhé straně, výzkumná pracoviště na vysokých školách představují většinou 1-2 experty (Prof. nebo Doc.), kteří jsou spolu se svými studenty zaměřeni na jednu konkrétní diagnostickou metodu pro charakterizaci solárních článků, nebo materiálů pro jejich výrobu.

Výzkumné aktivity ve společnosti Solartec lze charakterizovat jako typický aplikovaný výzkum a vývoj a jejich náplň vychází ze začlenění do Evropských a národních projektů a z požadavků zákazníků.

### FV výzkumné aktivity ve společnosti Solartec

(A. Poruba, R. Bařinka, J. Bářtek, J. Řehák,...)

Solartec je aktivním účastníkem několika národních a evropských výzkumných projektů s hlavním cílem zvýšení účinnosti solárních článků a FV systémů např. modifikací polovodičové struktury, inovovaným designem článků a modulů, návrhem koncentrátorových článků, ....

„CAC“ je název jednoho z evropských projektů kde úkolem Solartecu je návrh a výroba koncentrátorových solárních článků do koncentračního poměru  $CR=20-40$ . Koordinátorem projektu je firma Sanlucar Solar Solucar S.A. ze španělské Sevilly. Identifikační data projektu jsou následující:

CONTRACT N° : ENK5-CT-2002-00654


PROJECT N° : NNE5-2001-00774

ACRONYM : CAC

TITLE : Controlled Atmosphere PV Concentrator

V rámci projektu je vyvíjen zcela nový koncept koncentrátorového FV modulu (viz Obr.1) a v průběhu posledního roku řešení projektu budou zhotovené prototypy testovány ve Španělsku a v Německu. Solartec je v rámci projektu odpovědný za řešení dílčího úkolu D1 – „Vývoj a výroba koncentrátorových FV článků“ což zahrnuje následující aktivity:


- výběr substrátu pro výrobu koncentrátorových článků
- inovovaný design povrchu článků pro snížení reflexním ztrát
- vysokoteplotní difúzní proces pro články koncentrátorového typu



Obr. 1: Principiální schéma „CAC“ koncentrátorového modulu

- návrh metalizace přední a zadní strany pro koncentrátorové články
- zlepšení kvality BSF pro snížení rekombinace na zadním povrchu a zvýšení interní reflektivity
- vybavení pro testování koncentrátorových článků

Výsledek aktivit v Solartecu je patrný z obr.2, kde je fotografie solárního článku pro „CAC“ projekt.



Obr 2: Navržený design „CAC“ koncentrátorového článku

V průběhu posledních dvou let se Solartec zapojil v rámci několika národních projektů MŽP do FV výzkumných aktivit, kde jedním z úkolů je i vznik neformálního sdružení spojující všechny existující výzkumné a vývojové pracoviště v ČR zabývající se fotovoltaikou. Tímto způsobem dojde k posílení výzkumného potenciálu a rovněž k intenzivnějšímu vzájemnému přenosu informací.

### ZÁVĚR

Na závěr lze konstatovat následující:

- velmi dobrá úroveň „základního“ výzkumu a znalostí z oblasti fotovoltaiky v ČR
- vzrůstající tendence národní podpory fotovoltaiky v ČR
- ve srovnání se státy EU nízká garantovaná výkupní cena z FV systémů ( $6 \text{ Kč/kWh} \approx 0.20 \text{ Euro/kWh}$ )
- vzrůstající tendence spolupráce mezi FV průmyslem a akademickým výzkumem v rámci národních projektů

### REFERENCE

- [1] B.Rezek, J.Stuchlík, A.Fejfar, J.Kočka *J. Appl. Phys.* **92** (2002), 587-593
- [2] V.Švrček, I.Pelant, P.Fojtík, J.Kočka, A.Fejfar, J.Toušek, M.Kondo, A.Matsuda., *J. Appl. Phys.* **92** (2002), 2323- 2329
- [3] J. Kočka, H. Stuchliková, J. Stuchlik, B. Rezek, T. Mates, V. Svrcek, P. Fojtik, I. Pelant, A. Fejfar, *Journal of Non-Crystalline Solids*, 299-302P1 (2002) 355-359.
- [4] M. Vaněček , J. Špringer, A. Poruba, O. Kluth, T. Repmann, B. Rech, N. Wyrsh, A. Shah, proceedings of the *3rd World Conference on Photovoltaic Energy Conversion, Osaka, 2003*
- [5] M. Vaněček and A. Poruba, *Applied Physics Letters* **80** (2002) 719-721.



Vydal: SPŠE Rožnov p.R.  
Vytiskl: Sensit Holding, s.r.o.  
Sestavil: ing. Zdeněk Biolek, Ph.D.

V Rožnově pod Radhoštěm, březen 2005