Nacházíte se v režimu vypnuté grafiky. Přepnout na grafickou verzi webu.
Projekt ukončil k 30.10.2016 povinnou 5 letou dobu udržitelnosti projektu.
PROJEKT ZAVEDENÍ VÝUKY PROGRAMOVÁNÍ HRADLOVÝCH POLÍ FPGA VE VHDL ukončil k 30.10.2016 povinnou 5 letou dobu udržitelnosti projektu.
Ředitelské volno pro žáky školy v době maturitních zkoušek - didaktických testůvíce info
Začátek školního vyučování dne 5. 5. 2026 z důvodu konání maturitních zkoušek - didaktických testů pro nematuritní žáky v 10.45 hodin.více info
Včera 29.4. se skupina 11 studentů zapojených do programu DOFE zúčastnila další společné vycházky se seniory z domova důchodců v Rožnově pod Radhoštěm. Počasí nám tentokrát skutečně přálo – po celou dobu nás provázelo slunečné a velmi příjemné jarní počasí.
přečíst aktualitu
Loni maturující, letos přednášející. Filip Mičulek, absolvent oboru Moderní informační technologie, připravil pro žáky 2. a 3. ročníku oboru MIT a žáky oboru Technické lyceum zajímavé interaktivní besedy se spoustou praktických ukázek.
přečíst aktualitu
Žáci třídy IT3C se vydali na exkurzi do České národní banky v Praze, součástí programu byla také prohlídka historického centra, díky níž si mohli na vlastní oči prohlédnout nejvýznamnější památky našeho hlavního města.
přečíst aktualitu
